“衬底氧化层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3362581个，建议您升级VIP下载更多相关专利

[发明专利]CMOS器件的制造方法-CN202111370237.5在审
发明人：张广冰;许忠义 -专利权人：华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
申请日： 2021-11-18 - 公布日： 2022-02-18 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种CMOS器件的制造方法，包括：提供一衬底；在所述衬底上形成牺牲氧化层；对所述牺牲氧化层和所述衬底执行氟离子注入工艺，所述氟离子注入和扩散至部分厚度的所述衬底中；去除牺牲氧化层；以及采用热氧化工艺在衬底上形成栅氧化层，其中，所述衬底表面的氟离子参与所述热氧化工艺以在所述栅氧化层中形成硅氟键。本申请通过对牺牲氧化层和衬底注入氟离子，氟离子注入和扩散到衬底中，从而在衬底上形成栅氧化层时，氟离子可以参与热氧化工艺，从而在衬底与栅氧化层的交界处以及栅氧化层中形成大量的稳定的硅氟键，硅氟键的键能较大，可以减小衬底与栅氧化层界面的晶格失配，减少栅氧化层的界面态密度，从而提高栅氧化层的晶体质量。
cmos 器件制造方法

[发明专利]从衬底表面去除污染物与原生氧化物的方法-CN201180036284.4无效
发明人：萨瑟施·库珀奥;马尼施·赫姆卡;温德兰;金以宽 -专利权人：应用材料公司
申请日： 2011-07-06 - 公布日： 2013-05-08 - 主分类号： H01L21/302 文献下载
摘要：本发明的各实施例一般涉及从衬底表面去除污染物和原生氧化物的方法。方法一般包含暴露衬底至氧化源，所述衬底具有氧化层于衬底上。氧化源氧化位于氧化层下方的衬底的上部，以形成具有增加厚度的氧化层。具有增加厚度的氧化层接着去除以暴露衬底的干净表面。去除氧化层一般包含去除存在于氧化层之中和之上的污染物，特别是那些存在于氧化层和衬底的界面处的污染物。外延层可接着形成于衬底的干净表面上。
衬底表面去除污染物原生氧化物方法

[发明专利]半导体器件及其制备方法-CN202210844775.1有效
发明人：金磊;周儒领;宋富冉 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2022-07-19 - 公布日： 2022-11-18 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供了一种半导体器件及其制备方法，包括：提供衬底，衬底上形成有若干栅极结构，栅极结构的两侧形成有侧壁保护层，侧壁保护层包括氧化层和氮化层，氧化层覆盖栅极结构的两侧及衬底的部分表面，氮化层位于氧化层上且覆盖氧化层的侧面与顶面；形成金属层覆盖栅极结构、氮化层及衬底的表面，且显露出氮化层和衬底之间的氧化层的部分侧面，位于衬底表面上的金属层与氧化层接触；刻蚀去除部分氧化层，以在氮化层和衬底之间形成空隙，空隙显露出衬底以隔离氧化层和金属层；形成阻挡层覆盖金属层且填充至少部分空隙；执行热退火工艺以在栅极结构的两侧的衬底中形成金属硅化物；本发明改善了金属硅化物的侧钻现象。
半导体器件及其制备方法

[发明专利]Flash器件及其制备方法-CN201811195846.X有效
发明人：张松;梁志彬;金炎;王德进 -专利权人：无锡华润上华科技有限公司
申请日： 2018-10-15 - 公布日： 2022-03-01 - 主分类号： H01L27/11521 文献下载
摘要：本发明实施例提出一种Flash器件的多晶硅残留的改善方法，包括：提供衬底，衬底上形成有浮栅多晶层、浮栅氧化层以及隧穿氧化层；浮栅多晶层形成于衬底上，浮栅氧化层形成于衬底与浮栅多晶层之间，衬底上以及浮栅多晶层上形成连续的隧穿氧化层；其中，位于浮栅多晶层其中一侧的衬底区域为第一衬底区，第一衬底区用于形成源极掺杂区；位于浮栅多晶层另一侧的衬底区域为第二衬底区，第二衬底区用于形成漏极掺杂区；在第一衬底区上的隧穿氧化层上形成连续的不导电层，不导电层延伸至浮栅多晶层侧壁的隧穿氧化层上；在隧穿氧化层上形成多晶硅层，以形成控制栅,作为Flash器件的字线。
flash 器件及其制备方法

[发明专利]二极管的制备方法及半导体器件-CN202111671357.9在审
发明人：郭幸辰;鲁艳春 -专利权人：北海惠科半导体科技有限公司
申请日： 2021-12-31 - 公布日： 2022-04-08 - 主分类号： H01L21/329 文献下载
摘要：该方法包括：提供衬底，在衬底的正面和背面分别生长第一氧化层；通过干法刻蚀的方式刻蚀掉衬底正面的部分第一氧化层；对衬底的正面以及第一氧化层的正面和侧面进行离子注入，生成第一掺杂区；对衬底的正面和背面以及第一氧化层的正面和侧面进行高温推结，在第一氧化层的正面和背面以及第一掺杂区的正面分别生长第二氧化层；通过湿法刻蚀的方式刻蚀掉衬底背面的第一氧化层和第二氧化层以及衬底正面的部分第一氧化层和部分第二氧化层；对衬底的正面和背面以及第二氧化层的正面和侧面作扩散处理第一氧化层可以保护衬底背面，在离子注入的时候不损伤衬底，无需减薄衬底，节省工序。
二极管制备方法半导体器件

[发明专利]一种3D NAND存储器的金属栅极制造方法-CN201710774181.7有效
发明人：郁赛华;王家友;吴关平;王秉国;吴俊;蒲浩;余思 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-31 - 公布日： 2018-06-19 - 主分类号： H01L27/11582 文献下载
摘要：该方法包括：提供衬底，衬底表面上形成有表面氧化层，在表面氧化层上形成有氮化硅层和氧化硅层交替层叠的堆叠结构，堆叠结构中形成有贯穿堆叠结构的垂直沟道孔，在垂直沟道孔的底部形成有与衬底连通的外延层；去除氮化硅层，形成镂空堆叠结构；对镂空堆叠结构与衬底的交界面进行氧化处理，以氧化扩散到交界面内的氮；在外延层的侧壁上形成氧化层，同时氧化衬底表面区域，形成衬底新表面氧化层；向镂空区域填充金属介质。其中，在氧化外延层侧壁的同时，能够氧化衬底表面区域，因此，该制造方法增加了金属栅极与衬底之间的氧化层的厚度，因而，减少了金属栅极与衬底之间发生击穿漏电的可能。 1
衬底堆叠结构金属栅极氧化层衬底表面区域表面氧化层垂直沟道氮化硅层镂空交界面外延层侧壁制造漏电衬底表面交替层叠填充金属氧化处理氧化硅层氧化外延镂空区域新表面击穿去除连通扩散贯穿申请

[发明专利]一种光电探测器结构及其制备方法-CN202110396769.X在审
发明人：亨利·H·阿达姆松;赵雪薇;王桂磊;罗雪 -专利权人：广东省大湾区集成电路与系统应用研究院
申请日： 2021-04-13 - 公布日： 2021-08-17 - 主分类号： H01L31/0216 文献下载
摘要：一种光电探测器结构包括：衬底，第一氧化硅层，第二氧化硅层，第二氧化硅层的厚度为10nm～1μm，氧化铝层，P‑I‑N堆叠层。其制备方法：在衬底上形成锗缓冲层；形成本征半导体层；形成P型半导体层；形成氧化铝层，形成或不形成第二氧化硅层，得到衬底A，并且第二氧化硅层的厚度为10nm～1μm；在另一衬底上形成第一氧化硅层，并且若衬底A不形成第二氧化硅层，则继续形成第二氧化硅层，得到衬底B；将衬底A和衬底B键合；去除A衬底中的衬底和锗缓冲层；形成N型半导体层。本发明在PIN堆叠结构下方设有较厚的双层氧化硅结构，这样利于增强器件内部光学反射，在器件内部形成光学谐振腔，增强其光学谐振腔效应。
一种光电探测器结构及其制备方法

[实用新型]衬底背封结构-CN202222515859.9有效
发明人：万舟;刘文鑫 -专利权人：厦门士兰集科微电子有限公司
申请日： 2022-09-22 - 公布日： 2023-02-03 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供了一种衬底背封结构，包括：衬底、氧化层和阻挡层，所述氧化层覆盖所述衬底的背面和侧面，所述阻挡层覆盖所述氧化层，其中，所述氧化层的厚度为2000埃～4000埃，所述阻挡层的厚度为2000埃～6000埃；本实用新型通过形成一定厚度的阻挡层覆盖氧化层，阻挡层和氧化层包裹衬底的背面和侧面，在后续制备工艺中，阻挡层能够较好的保护氧化层，即保护了衬底的背面和侧面，防止衬底中的掺杂离子在后续制备工艺中析出，以及防止后续制备工艺对衬底的背面和侧面产生损伤。
衬底结构

[发明专利]射频开关的形成方法-CN202310182062.8在审
发明人：刘张李;柳炀 -专利权人：上海华虹宏力半导体制造有限公司;华虹半导体（无锡）有限公司
申请日： 2023-02-28 - 公布日： 2023-06-02 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种射频开关的形成方法，包括：提供第一衬底以及位于第一衬底上的第一氧化层；刻蚀第一氧化层和第一衬底形成第一沟槽，第一沟槽的底壁和侧壁自然氧化形成第二氧化层；在第一氧化层上和第二氧化层上形成第一氮化层，第一氮化层形成第二沟槽；填充第二沟槽，以形成浅沟槽隔离结构；依次去除衬底上的第一氮化层和第一氧化层，以露出第一衬底；在衬底上形成栅极结构、金属层、接触孔和第三氧化层，金属层位于栅极结构的上方，金属层通过接触孔连接到栅极结构的源端和漏端，第三氧化层覆盖栅极结构、金属层和接触孔；提供第二衬底和位于第二衬底上的第四氧化层；将第四氧化层和第三氧化层相对并键合。
射频开关形成方法

[发明专利]阶梯式栅氧化层的制造方法及半导体器件-CN200810203542.3有效
发明人：高大为;蒲贤勇;陈轶群;刘伟;谢红梅;杨广立;滕丽华;程勇;刘丽 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2008-11-27 - 公布日： 2010-06-16 - 主分类号： H01L21/28 文献下载
摘要：一种阶梯式栅氧化层的制造方法及半导体器件，其中，阶梯式栅氧化层的制造方法包括：提供半导体衬底；在所述半导体衬底上形成掩膜层；图形化掩膜层至暴露半导体衬底；在露出的半导体衬底上形成第一栅氧化层；去除掩膜层至暴露半导体衬底，在露出的半导体衬底上形成第二栅氧化层。与现有技术相比，本发明阶梯式栅氧化层的制造方法可避免半导体衬底内硅材质以及掺杂物浓度损耗以及场氧化层产生缺损的问题，并使得第一栅氧化层与第二栅氧化层可相对平滑地过渡，提高具有该阶梯式栅氧化层的半导体器件的品质
阶梯氧化制造方法半导体器件

[发明专利]一种基于新型图形化衬底的LED芯片及其制造方法-CN202211415780.7在审
发明人：请求不公布姓名;陈传国 -专利权人：聚灿光电科技（宿迁）有限公司
申请日： 2022-11-11 - 公布日： 2023-03-07 - 主分类号： H01L33/20 文献下载
摘要：本申请提供一种基于新型图形化衬底的LED芯片及其制造方法，所述LED芯片包括氧化铝氮氧化铝图形化衬底、缓冲层和LED结构层，其中所述缓冲层外延生长在氧化铝氮氧化铝图形化衬底上，所述LED结构层外延生长在缓冲层上；所述氧化铝氮氧化铝图形化衬底包括：氧化铝层和氮氧化铝图形层；所述缓冲层包括：氮化铝层和氮氧化硅层；所述氧化铝氮氧化铝图形化衬底中的氧化铝层由所述氧化铝氮氧化铝图形化衬底中的所述氮氧化铝层覆盖；所述缓冲层覆盖在所述氧化铝氮氧化铝图形化衬底上，所述LED结构层覆盖在所述缓冲层上。
一种基于新型图形衬底 led 芯片及其制造方法

[发明专利]一种晶圆及其制备方法-CN202311067864.0在审
发明人：谷海云;马乾志;张雨杭;姚祖英;魏启旺;张奇;罗朝阳;李志才;马坤;孙晨光;王彦君 -专利权人：中环领先半导体材料有限公司
申请日： 2023-08-22 - 公布日： 2023-10-27 - 主分类号： H01L21/02 文献下载
摘要：本申请公开了一种晶圆及其制备方法，制备方法包括：提供衬底硅层，进行第一次升温；对衬底硅层进行第一次热氧化，在衬底硅层表面形成第一氧化层；进行第二次升温；对衬底硅层进行第二次热氧化，在衬底硅层表面形成第二氧化层；进行第三次升温；对衬底硅层进行第三次热氧化，在衬底硅层表面形成第三氧化层；降温，得到晶圆。通过分阶段升温，对衬底硅层进行分步氧化，先形成的氧化层可以作为缓冲层，减少晶圆材料表面和内部受热不均匀导致的应力损伤，同时通过控制升降温速率，减少因内外受热不均匀带来的内部结构损伤，在生长较厚的氧化层情况下，实现最终氧化硅片的应力损伤达到最小的效果。
一种及其制备方法

[发明专利]半导体器件的制造方法-CN200810227179.9有效
发明人：何学缅;王丹;何永根 -专利权人：中芯国际集成电路制造(北京)有限公司
申请日： 2008-11-24 - 公布日： 2010-06-16 - 主分类号： H01L21/762 文献下载
摘要：一种半导体器件的制造方法，包括：提供衬底，在所述衬底中具有沟槽，在所述沟槽中填充有绝缘介质，在所述衬底的沟槽以外的区域上具有垫氧化硅层；执行氧化工艺，以氧化所述垫氧化硅层下面的衬底，在所述垫氧化硅层下形成牺牲氧化硅层；去除所述垫氧化硅层和牺牲氧化硅层。可改善和消除在浅沟槽隔离制造工艺中引起衬底的有源区中的缺陷或损伤。
半导体器件制造方法

[发明专利]一种氧化硅全包封LED芯片及其制备方法-CN201711400347.5在审
发明人：王良臣;周智斌;苗振林;季辉;许亚兵 -专利权人：湘能华磊光电股份有限公司
申请日： 2017-12-22 - 公布日： 2018-06-01 - 主分类号： H01L33/00 文献下载
摘要：本发明公开了一种氧化硅全包封LED芯片及其制备方法，氧化硅全包封LED芯片，包括：LED芯片本体、氧化硅层和封装胶；LED芯片本体，包括：衬底层、外延层、N电极和P电极；外延层位于衬底层的一侧，氧化硅层覆盖衬底面，衬底面为衬底层远离外延层一侧的表面；封装胶覆盖氧化硅层远离衬底层一侧的表面、氧化硅层的侧面、衬底层的侧面和外延层的侧面。本发明通过在封装胶和LED芯片本体之间设置氧化硅层，提高了封装胶与LED芯片本体之间的结合力。
氧化硅层衬底层封装胶外延层全包封氧化硅衬底面侧面制备结合力覆盖

[发明专利]一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法-CN202211021069.3在审
发明人：江汉;程虎;徐洋洋;黎国昌;徐志军;卓昌正;王文君 -专利权人：聚灿光电科技股份有限公司
申请日： 2022-08-24 - 公布日： 2023-02-03 - 主分类号： H01L33/22 文献下载
摘要：本申请提供一种基于氧化铝氧化硅复合衬底的LED芯片及其制造方法，所述LED芯片氧化铝氧化硅复合PSS衬底、复合缓冲层和LED结构层，其中，所述复合缓冲层外延生长在氧化铝氧化硅复合PSS衬底上，所述LED结构层外延生长在复合缓冲层上。所述复合缓冲层包括：氮氧化铝/氮化铝层和氮氧化硅层，所述氧化铝氧化硅复合PSS衬底中的氧化铝上由所述氮氧化铝/氮化铝层覆盖，所述氧化铝氧化硅复合PSS衬底中的氧化硅上由所述氮氧化铝/氮化铝层和氮氧化硅层交错间隔覆盖复合缓冲层在氧化铝和氧化硅材料上有更好厚度均匀性，并且可以更好缓冲氧化铝氧化硅复合PSS衬底到LED垒晶底层因材质不同引起的晶格失陪和应力释放，减少衔接层处的缺陷。
一种基于氧化铝氧化复合衬底 led 芯片及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条