专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3362581个,建议您升级VIP下载更多相关专利
  • [发明专利]一种场氧化隔离制造方法-CN200910032419.4无效
  • 罗泽煌;郭立 - 无锡华润上华半导体有限公司;无锡华润上华科技有限公司
  • 2009-06-13 - 2010-12-22 - H01L21/762
  • 本发明揭示一种半导体制造方法,特别是关于埋入式场氧化隔离工艺的制作方法,其包括如下步骤:提供一硅衬底,在硅衬底上形成一氧化,然后在氧化上形成一氮化硅;通过掩模光刻以及腐蚀在预定区域对氧化及氮化硅进行蚀刻,以形成开口,露出硅衬底;在开口的硅衬底上形成一氧化,然后蚀刻掉该热氧化,在硅衬底表面形成浅槽;在整个硅片表面生长一氮化硅膜,蚀刻该氮化硅膜,在浅槽的内壁形成氮化硅侧墙;然后在浅槽内生长场氧化根据本发明的方法,在浅槽的内壁形成有氮化硅侧壁,在生长场氧化时可以调整氮化硅的厚度来控制鸟嘴的厚度,修正鸟嘴的形貌。
  • 一种氧化隔离制造方法
  • [发明专利]分栅闪存单元及其形成方法-CN201110335656.5有效
  • 高超 - 上海宏力半导体制造有限公司
  • 2011-10-28 - 2012-02-08 - H01L21/8247
  • 一种分栅闪存单元及其形成方法,所述分栅闪存单元包括:半导体衬底;位于半导体衬底表面的源线多晶硅;位于与源线多晶硅正对的半导体衬底内的源极;依次位于源线多晶硅两侧的半导体衬底表面的耦合氧化、浮栅;电隔离所述源线多晶硅与耦合氧化、浮栅的侧墙介质;位于所述浮栅远离所述源线多晶硅的侧壁的耦合氧化;位于所述耦合氧化远离源线多晶硅的一侧的半导体衬底表面的外延;位于所述外延表面和侧墙介质远离源线多晶硅的侧壁的隧穿氧化;位于所述隧穿氧化表面的字线多晶硅;位于字线多晶硅远离浮栅一侧的外延和半导体衬底内的漏极。
  • 闪存单元及其形成方法
  • [发明专利]一种半导体器件的制作方法-CN202310042318.5有效
  • 汪华;杨宗凯;程洋 - 合肥晶合集成电路股份有限公司
  • 2023-01-28 - 2023-06-27 - H01L29/06
  • 所述制作方法至少包括:提供一衬底;在所述衬底上形成氧化;在所述衬底内形成浅沟槽隔离结构,所述浅沟槽隔离结构与所述氧化之间形成台阶;对所述氧化和所述浅沟槽隔离结构进行疏水性处理;在所述衬底上形成光刻胶,所述光刻胶暴露部分所述氧化;干法刻蚀部分所述氧化;湿法刻蚀所述氧化至所述衬底;在所述氧化上形成栅极结构;在所述栅极结构一侧形成第一掺杂区;以及在所述栅极结构另一侧形成第二掺杂区,且所述第二掺杂区形成在所述栅极结构和所述浅沟槽隔离结构合围的所述衬底
  • 一种半导体器件制作方法
  • [发明专利]制造高电阻率半导体衬底的工艺-CN201710375239.0在审
  • C·马拉坎;L·埃卡尔诺;D·帕里西 - SOITEC公司
  • 2017-05-24 - 2017-12-05 - H01L21/762
  • 本发明涉及制造高电阻率半导体衬底的工艺,所述工艺包括以下步骤提供具有在深度内的弱化(102)的第一衬底(101);提供在表面具有氧化(104)的第二衬底(103);将所述第一衬底(101)附接至所述第二衬底(103)以形成包括隐埋氧化(104)的复合衬底(105);以及在所述弱化(102)的水平劈裂所述复合衬底(105)。在弱化(102)的水平的劈裂步骤之前,所述工艺还包括对具有氧化(104)的第二衬底(103)的至少一个稳定化步骤,特别是稳定化热处理。
  • 制造电阻率半导体衬底工艺
  • [发明专利]重掺杂P型衬底背封工艺方法-CN201310382900.2有效
  • 白晓娜;王根毅 - 无锡华润上华科技有限公司
  • 2013-08-28 - 2017-10-27 - H01L21/331
  • 一种重掺杂P型衬底背封工艺方法,包括以下步骤提供重掺杂P型衬底,重掺杂P型衬底包括层叠的重掺杂P型基片和N型外延;在重掺杂P型衬底的外面形成氧化氧化包覆重掺杂P型衬底;在氧化的外面形成多晶硅,多晶硅包覆氧化;去除N型外延远离重掺杂P型基片的一侧的多晶硅;去除N型外延远离重掺杂P型基片的一侧的氧化物。上述重掺杂P型衬底背封工艺方法,重掺杂P型基片远离N型外延的一侧的表面、重掺杂P型基片的侧面以及N型外延的侧面都被层叠的氧化物和多晶硅覆盖。层叠的氧化物和多晶硅作为保护,能够有效防止重掺杂P型基片中的P型杂质扩散到N型外延
  • 掺杂衬底工艺方法
  • [发明专利]一种蚀刻栅极介电的方法-CN201310597012.2在审
  • 刘佳磊 - 中芯国际集成电路制造(上海)有限公司
  • 2013-11-22 - 2015-05-27 - H01L21/28
  • 本发明提供一种蚀刻栅极介电的方法,包括:提供半导体衬底,在半导体衬底上沉积氧化;执行去耦极等离子体氮化工艺,在氧化中掺杂氮以形成氮氧化;在半导体衬底上形成图案化的光刻胶,露出部分氮氧化;以图案化的光刻胶为掩膜,蚀刻去除露出的氮氧化;采用臭氧水或者SC1溶液处理露出的半导体衬底的表面;采用湿法清洗去除光刻胶,其中,光刻胶下方的氮氧化构成栅极介电。根据本发明,可以在半导体衬底的实现不同功能的器件区域形成具有不同厚度的栅极介电,且所述形成过程不会对栅极介电造成损伤。
  • 一种蚀刻栅极介电层方法
  • [发明专利]半导体器件及其形成方法-CN202210404050.0在审
  • 徐屹东;张超;许乐;陈林;付文 - 格科微电子(上海)有限公司
  • 2022-04-18 - 2022-08-05 - H01L27/146
  • 一种半导体器件及其形成方法,所述方法包括:提供半导体衬底,所述半导体衬底包括第一区域、第二区域以及第三区域;形成第一栅氧化,所述第一栅氧化覆盖所述半导体衬底的表面;去除所述第二区域表面的第一栅氧化,或者去除所述第二区域以及第三区域表面的第一栅氧化;形成第二栅氧化,所述第二栅氧化覆盖所述半导体衬底;去除所述第三区域表面的栅氧化;形成第三栅氧化,所述第三栅氧化覆盖所述半导体衬底;其中,所述第二区域表面的栅氧化的厚度以及所述第三区域表面的栅氧化的厚度均小于所述第一区域表面的栅氧化的厚度本发明可以在不增加晶体管面积的情况下改变部分晶体管的栅氧化的厚度,提高晶体管的品质。
  • 半导体器件及其形成方法
  • [发明专利]半导体结构的制备方法及半导体结构-CN202310253007.3在审
  • 刘晨子 - 上海鼎泰匠芯科技有限公司
  • 2023-03-16 - 2023-07-18 - H01L21/8234
  • 半导体结构的制备方法包括:提供初始半导体结构,初始半导体结构包括衬底、栅极结构、第一氧化和介质;其中,栅极结构位于衬底之上;第一氧化层位于栅极结构的侧壁之上、以及栅极结构边缘的衬底之上;介质覆盖第一氧化的表面;于衬底暴露出的表面以及栅极结构的顶部生长第二氧化;于介质的表面以及初始第二氧化的表面形成第三氧化;至少刻蚀第三氧化,以形成侧墙结构,侧墙结构包括位于栅极结构边缘的第二氧化、第一氧化、介质以及第三氧化
  • 半导体结构制备方法
  • [发明专利]场效应晶体管的制备方法和场效应晶体管-CN201610094697.2有效
  • 马万里 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2016-02-19 - 2020-08-07 - H01L29/78
  • 本发明提供了一种场效应晶体管的制备方法和场效应晶体管,其中,制备方法包括:在衬底上依次形成氧化和图形化的氮化硅;对衬底进行热氧化处理;依次对图形化的氮化硅和场氧化进行刻蚀至暴露出衬底的指定区域为止;在指定区域上形成栅氧化;形成图形化的掩膜复合;在形成掩膜复合衬底上形成第一离子掺杂区;在形成第一离子掺杂区的衬底上形成氮化硅介质,并依次进行氧化的淀积处理和刻蚀处理;在形成侧墙结构的衬底上,形成第二离子掺杂区;在形成第二离子掺杂区后,刻蚀氮化硅介质和栅氧化;在暴露出第二离子掺杂区的衬底上形成金属电极。
  • 场效应晶体管制备方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top