[发明专利]氮化镓晶体管中的CMOS兼容隔离漏电改进在审

申请号：	201910371777.1	申请日：	2019-05-06
公开（公告）号：	CN110571185A	公开（公告）日：	2019-12-13
发明（设计）人：	M.拉多萨夫尔杰维奇;S.达斯古普塔;邓汉威	申请（专利权）人：	英特尔公司
主分类号：	H01L21/762	分类号：	H01L21/762
代理公司：	72001 中国专利代理(香港)有限公司	代理人：	张健;陈岚
地址：	美国加利***	国省代码：	美国;US
权利要求书：	查看更多	说明书：	查看更多
摘要：	本公开涉及氮化镓晶体管中的CMOS兼容隔离漏电改进。一种集成电路结构包括硅衬底和所述硅衬底上面的III‑氮化物（III‑N）衬底。第一III‑N晶体管和第二III‑N晶体管处于所述III‑N衬底上。绝缘体结构被形成在所述III‑N衬底中所述第一III‑N晶体管与所述第二III‑N晶体管之间，其中所述绝缘体结构包括下述各项之一：利用氧化物、氮化物或低K电介质填充的浅沟槽；或者与所述第一III‑N晶体管邻近的第一间隙和与所述第二III‑N晶体管邻近的第二间隙。
搜索关键词：	晶体管衬底绝缘体结构氮化物硅衬底邻近氮化镓晶体管集成电路结构低K电介质漏电浅沟槽氧化物填充兼容隔离改进
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种集成电路结构，包括：/n硅衬底；/n所述硅衬底上面的III-氮（III-N）衬底；/n所述III-N衬底上的第一III-N晶体管和第二III-N晶体管；以及/n绝缘体结构，被形成在所述III-N衬底中所述第一III-N晶体管与所述第二III-N晶体管之间，其中所述绝缘体结构包括下述各项之一：/n利用氧化物、氮化物或低K电介质填充的浅沟槽；或者/n与所述第一III-N晶体管邻近的第一间隙和与所述第二III-N晶体管邻近的第二间隙。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201910371777.1/，转载请声明来源钻瓜专利网。

上一篇：干刻机台支撑装置
下一篇：金属纳米线的制造方法与半导体器件及其制造方法

同类专利

一种带有内层空腔结构的SOI产品的制备方法-201810876183.1
发明人：张涛 -专利权人：沈阳硅基科技有限公司
申请日： 2018-08-03 - 公布日： 2020-02-14 - 主分类号： H01L21/762
摘要：一种内部带有内层空腔结构的SOI产品的制备方法，其以单晶硅片为原料，依次进行下述操作以便制备得到具有内部空腔结构的SOI产品：空腔制备、SOI产品的制备；其中：空腔制备具体要求依次进行下述操作：光刻、BOSH干法硅刻蚀、湿制程去胶、湿制程清洗；SOI产品的制备要求是依次进行下述操作：低温等离子键合、高温退火、倒角、机械研磨抛光。本发明将光刻工艺与干法刻蚀工艺相结合的方式制备出了带有特定空腔结构的衬底单晶硅片，丰富了未来SOI的生产多样性。相对于现有技术而言，本发明具有可预期的较为巨大的经济价值和社会价值。

使用自控层分离方式制备绝缘层上的硅结构的方法-201810876184.6
发明人：彦丙智 -专利权人：沈阳硅基科技有限公司
申请日： 2018-08-03 - 公布日： 2020-02-14 - 主分类号： H01L21/762
摘要：使用自控层分离方式制备绝缘层上的硅结构的方法，其特征在于：利用注入层加热后反应产出微汽泡，在真空条件下微汽泡膨胀破裂，晶圆内外产生压力差使键合晶圆自动分离形成绝缘层上硅的结构。本发明利用TM‑SOI制备的SOI硅片，注入层在真空的环境下，高温提供了反应能量形成微汽泡，真空使得微汽泡膨胀后产生了内外压力差，使得晶圆自动分离。其大大减少了硅片表面的颗粒，提高了硅片的洁净度；其具有突出的明显更好的技术效果。其具有可预期的较为巨大的经济价值和社会价值。

一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺-201711167888.8
发明人：吴良辉;蒋阳波;张静平;汪亚军;顾立勋 -专利权人：长江存储科技有限责任公司
申请日： 2017-11-21 - 公布日： 2020-02-14 - 主分类号： H01L21/762
摘要：本发明提供了一种通过温和湿法刻蚀改善SEG生长形态的SEG制备工艺，所述工艺包括：在刻蚀N/O堆叠结构形成沟道孔，并且所述沟道孔通至所述衬底并形成一定深度的第一硅槽；然后，对沟道孔采用稀释的硫酸和双氧水混合物(DSP)进行处理，随后进行刻蚀后处理以及刻蚀后处理的剥离步骤；在SEG生长前的预清洗中，依次进行第一次稀氢氟酸(DHF)清洗、碱性标准溶液清洗(SC1)和第二次稀氢氟酸(DHF)清洗，然后进行SEG生长沉积。上述工艺对外延生长界面的损伤小；可为SEG提供良好的生长界面，使得SEG的生长形态更好，生长高度更趋于一致，提高产品良率；从而提高了3D NAND闪存的性能。

将薄层转移到具有不同的热膨胀系数的支撑衬底上的方法-201880041487.4
发明人： I·于耶;C·查尔斯-艾尔弗雷德;迪迪埃·朗德吕;亚历克西斯·德劳因 -专利权人：索泰克公司
申请日： 2018-06-21 - 公布日： 2020-02-07 - 主分类号： H01L21/762
摘要：将包含第一材料的薄层(3)转移到包含第二材料的支撑衬底(7)上的方法，第一材料和第二材料具有不同的热膨胀系数。转移薄层(3)的方法包括：提供供体衬底(1)，该供体衬底由处置衬底(1b)以及通过第一材料形成的厚层(1a)的组装件构成，处置衬底(1b)的热膨胀系数与支撑衬底(7)的热膨胀系数相似，并且供体衬底(1)在厚层(1a)的一侧具有主面(4)；将轻物种引入厚层(1a)中以在里面产生脆化平面(2)，并且限定脆化平面(2)与供体衬底(1)的主面(4)之间的薄层(3)；将供体衬底的主面(4)与支撑衬底(7)的一个面(6)组装在一起；将薄层(3)从脆化平面(2)脱离，该脱离包括应用热处理。

SOI的制造方法-201911028084.9
发明人：许建明 -专利权人：沈阳硅基科技有限公司
申请日： 2019-10-28 - 公布日： 2020-02-04 - 主分类号： H01L21/762
摘要：本发明提供了一种SOI的制造方法，包括：氧化第一硅片的第一表面，以在第一硅片上形成第一氧化层；将氢离子注入至第一硅片内；通过预设溶液清洗第一氧化层，以去除第一氧化层；将第二硅片的第二氧化层与第一硅片相贴合，并键合第一硅片和第二硅片，以得到键合片；将键合片退火，退火温度为第一温度，退火时长为第一时长；将键合片裂片；抛光裂片后的键合片至预设厚度，以得到SOI。本发明所提供的SOI的制造方法，提升第一硅片和第二硅片的键合质量，进一步减少SOI内部的缺陷，提升了SOI的质量。

SOI的制造方法-201911028148.5
发明人：秦英涵 -专利权人：沈阳硅基科技有限公司
申请日： 2019-10-28 - 公布日： 2020-02-04 - 主分类号： H01L21/762
摘要：本发明提供了一种SOI的制造方法，包括：切割第一硅片的第一表面的边缘，以在第一硅片的第一表面的周向上形成工艺切口；氧化第一硅片的第一表面，以在第一硅片上形成氧化层；将氢离子注入至第一硅片内；将第二硅片与氧化层相贴合，并键合第一硅片和第二硅片，以得到键合片；将键合片退火，退火温度为第一温度，退火时长为第一时长；将键合片裂片；将裂片后的键合片退火，退火温度为第二温度，退火时长为第二时长；抛光裂片后的键合片至预设厚度，以得到SOI。本发明所提供的SOI的制造方法，在第一硅片的第一表面的周向上形成工艺切口，消除键合不良位置，提升边缘的键合力。

一种直接生长SOI的方法-201911028055.2
发明人：贾文博 -专利权人：沈阳硅基科技有限公司
申请日： 2019-10-28 - 公布日： 2020-01-31 - 主分类号： H01L21/762
摘要：本发明提供一种直接生长SOI的方法，所述方法包括：对预定硅片进行氧化；使用二乙氧基甲基硅烷作为炭源，在预定硅片的氧化层上沉积非晶炭，得到具有非晶炭层的硅片；对所述具有非晶炭层的硅片进行高温退火还原处理，使所述氧化层与所述非晶炭层发生化学反应，生成单晶硅和一氧化碳，得到具有顶层单晶硅的硅片；其中，所述处理过程采用惰性气体进行保护；将所述具有顶层单晶硅的硅片放入外延设备中，使所述顶层单晶硅的厚度外延生长至预定厚度，得到SOI。本发明的直接生长SOI的方法，可以简化制备工艺流程且生产成本低、产能高。

SOI的制造方法-201911028083.4
发明人：彦丙智 -专利权人：沈阳硅基科技有限公司
申请日： 2019-10-28 - 公布日： 2020-01-31 - 主分类号： H01L21/762
摘要：本发明提供了一种SOI的制造方法，包括：氧化第一硅片的第一表面，以在第一硅片上形成第一氧化层；将第二硅片与第一氧化层相贴合，并键合第一硅片和第二硅片，以得到键合片；将键合片退火，退火温度为第一温度，退火时长为第一时长；氧化键合片，以在第一氧化层周向上形成第二氧化层；对氧化后的键合片进行倒角，抛光键合片至预设厚度，以得到SOI。本发明速提供的SOI的制造方法，在第一氧化层的四周形成第二氧化层，使得第一硅片和第二硅片之间未键合的部分被第二氧化层填充，进而增加了第一硅片和第二硅片之间的键合力，避免键合片的边缘撕裂或崩裂，减少了废品数量，提升了SOI的成品率；并且抛光面受力更加均匀。

基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法-201610446184.3
发明人：戴显英;祁林林;郝跃;底琳佳;苗东铭;梁彬;焦帅 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2020-01-31 - 主分类号： H01L21/762
摘要：本发明公开了一种基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，其实现步骤为：对GeOI晶圆进行清洗，并进行He离子注入；在离子注入后的GeOI晶圆顶层Ge层上淀积‑1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；对带有SiN薄膜阵列的GeOI晶圆进行退火；腐蚀去除GeOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变GeOI材料。本发明利用SiN埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Ge层引入应变，可制作用于超高速、低功耗、抗辐射半导体器件和芯片所需的GeOI晶圆。

绝缘层上顶层硅衬底及其制造方法-201610120843.4
发明人：肖德元;张汝京 -专利权人：上海新昇半导体科技有限公司
申请日： 2016-03-03 - 公布日： 2020-01-24 - 主分类号： H01L21/762
摘要：本发明提出了一种绝缘层上顶层硅衬底的制造方法，包括：提供一第一半导体衬底；在该第一半导体衬底的顶面形成一第一绝缘层；对该第一半导体衬底注入氢离子束，以便在距离该第一绝缘层的顶面的预定深度处形成一氢掺杂层；提供一第二半导体衬底；在该第二半导体衬底的顶面形成一第二绝缘层；将该第一半导体衬底面对面地接合于该第二半导体衬底；在一重氢气压环境下，对该第一半导体衬底以及该第二半导体衬底进行退火；以及将部分的第一半导体衬底分离于该第二半导体衬底，以便在该第二半导体衬底之上形成一掺杂有重氢的半导体层。

形成绝缘结构的方法-201810995795.2
发明人：陈柏均;朱玄通;陈意维;刘玮鑫;童宇诚;张家隆 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2018-08-29 - 公布日： 2020-01-17 - 主分类号： H01L21/762
摘要：本发明公开一种形成绝缘结构的方法，包含有下述步骤。首先，提供一基底，具有一第一凹槽、一第二凹槽、以及一第三凹槽，其中第三凹槽的开口大于第二凹槽的开口，且第二凹槽的开口大于第一凹槽的开口。接着，以一原子层沉积制作工艺形成一第一氧化层，且第一氧化层顺应覆盖第一凹槽、第二凹槽以及第三凹槽。接续，以一原位蒸汽产生制作工艺，将一第二氧化层填满第一凹槽。

一种芯片保护结构及其制造方法-201910981695.9
发明人：徐成;孙鹏;曹立强 -专利权人：上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司
申请日： 2019-10-16 - 公布日： 2020-01-14 - 主分类号： H01L21/762
摘要：本发明提供一种芯片保护结构，包括设置在芯片上的深槽结构，所述芯片包括芯片区、基底氧化层及硅基底；所述芯片区包括有效区及密封环；所述深槽结构贯穿所述芯片区、基底氧化层直至所述硅基底内部；所述深槽结构内部具有孔壁保护层。

半导体器件-201910553164.X
发明人：曹九荣;申秀斌;卢东贤;丁炳硕;玄尚镇 -专利权人：三星电子株式会社
申请日： 2019-06-25 - 公布日： 2020-01-07 - 主分类号： H01L21/762
摘要：公开了一种半导体器件，其包括：衬底；从衬底突出的多个有源图案；在有源图案之间的器件隔离层；以及钝化层，覆盖器件隔离层的顶表面并暴露有源图案的上部。器件隔离层包括与有源图案的相面对的侧壁相邻的多个第一隔离部、以及在第一隔离部之间的第二隔离部。第二隔离部的顶表面位于比第一隔离部的顶表面的水平低的水平处。

半导体器件及其制造方法-201911012748.2
发明人：薛广杰;曹开玮;李赟 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2019-10-23 - 公布日： 2020-01-03 - 主分类号： H01L21/762
摘要：本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：形成刻蚀保护层于一具有存储区和外围区的衬底上，且所述刻蚀保护层在所述存储区上的覆盖厚度大于在所述外围区上的覆盖厚度；利用一张具有所述存储区的有源区图案和所述外围区的有源区图案的光罩，对所述刻蚀保护层和衬底进行光刻和刻蚀，以分别在所述存储区和外围区中形成用于定义相应的有源区的隔离沟槽，且所述存储区中的隔离沟槽的深度小于所述外围区中的隔离沟槽的深度；以及，填充绝缘隔离材料于各个所述隔离沟槽中，以形成隔离结构。本发明的技术方案使得在保证存储区与外围区中的用于定义相应的有源区的隔离结构的深度差异的同时，还使得成本得到降低。

一种半导体器件及其制造方法和电子装置-201510622384.5
发明人：王昆 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-09-25 - 公布日： 2020-01-03 - 主分类号： H01L21/762
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上形成用于形成浅沟槽隔离结构的沟槽，以及被所述沟槽分隔的有源区；步骤S102：在所述沟槽中在一定深度之上形成扩散阻挡层，以阻止所述沟槽内的填充物和所述有源区之间产生交叉扩散；步骤S103：用隔离材料填充所述沟槽的剩余部分以形成浅沟槽隔离结构。该方法通过在浅沟槽隔离结构中形成扩散阻挡层，从而阻止了浅沟槽隔离结构和有源区之间掺杂物的交叉扩散，避免了由于交叉扩散导致的器件性能错配，提高了相同器件性能的一致性。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。

一种半导体器件的制造方法-201510975478.0
发明人：刘焕新 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-23 - 公布日： 2020-01-03 - 主分类号： H01L21/762
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供半导体衬底，在所述半导体衬底的表面上形成有定义有浅沟槽隔离结构的图案的硬掩膜层；在所述半导体衬底中形成浅沟槽隔离结构，其中，所述浅沟槽隔离结构的表面低于所述硬掩膜层的表面高于所述半导体衬底的表面；在所述浅沟槽隔离结构的表面上沉积形成先进材料层；去除所述硬掩膜层；去除所述先进材料层。根据本发明的制造方法，在浅沟槽隔离结构上形成先进材料层，有效避免在硬掩膜层的湿法刻蚀去除过程中，对于浅沟槽隔离结构表面的刻蚀损伤，进而使得STI的有效场高度波动很小，因此提高了器件的性能和良率。

用于填充浅沟槽隔离（STI）区的沟槽的方法-201510769398.X
发明人：张耀文;蔡嘉雄;蔡正原 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-11 - 公布日： 2019-12-27 - 主分类号： H01L21/762
摘要：提供了一种用于制造具有高纵横比的浅沟槽隔离(STI)区的方法。提供具有沟槽的半导体衬底。形成内衬于沟槽的第一介电层。形成填充第一介电层上方的沟槽的第二介电层。在一些实施例中，在形成第二介电层之前，将离子注入至第一介电层的注入区，注入区沿着沟槽的下部区域延伸并且限制于沟槽的下部区域。在可选实施例中，在形成第二介电层之后，对第二介电层实施紫外固化工艺。在形成第二介电层的情况下，并且在一些实施例中，完成紫外固化工艺，对第二介电层实施退火工艺。也提供了用于STI区的半导体结构。本发明实施例涉及用于填充浅沟槽隔离(STI)区的沟槽的方法。

衬底结构、半导体器件以及制造方法-201510735985.7
发明人：朱继光;李海艇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯集成电路(宁波)有限公司
申请日： 2015-11-03 - 公布日： 2019-12-24 - 主分类号： H01L21/762
摘要：本发明公开了衬底结构、半导体器件以及制造方法。该衬底结构包括：衬底；位于该衬底上的绝缘层；以及位于该绝缘层上的顶层硅和半导体层；其中，该半导体层嵌入在该顶层硅中，且该半导体层的材料不同于该顶层硅。可以在本发明所提供的衬底结构上形成RF器件、双极型器件和/或高级CMOS器件。本发明将两种或多种不同的衬底材料整合在一个衬底结构上，并且做在绝缘层上，从而可以在一个衬底结构上形成多种器件。这有利于减小器件或者电路尺寸，也有利于降低成本。

一种半导体器件及其制造方法和电子装置-201510846048.9
发明人：张帅;杨晓芳 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-11-27 - 公布日： 2019-12-24 - 主分类号： H01L21/762
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法首先对有源区边角做圆滑处理，然后在高压器件区域和浅沟槽隔离结构靠近高压器件区域的部分形成衬垫氧化层，以及形成覆盖半导体衬底的隔离层，然后再去除高压器件区域中的衬垫氧化层和隔离层，这样在高压器件区域形成栅极氧化层时可以增加高压器件有源区边界的栅极氧化层厚度，而且有源区侧壁的隔离层可以抑制随后生长高压器件栅氧化层的热预算造成的掺杂元素扩散到有源区外部。该电子装置该电子装置包括上述的半导体器件，同样具有上述优点。

氮化镓晶体管中的CMOS兼容隔离漏电改进-201910371777.1
发明人： M.拉多萨夫尔杰维奇;S.达斯古普塔;邓汉威 -专利权人：英特尔公司
申请日： 2019-05-06 - 公布日： 2019-12-13 - 主分类号： H01L21/762
摘要：本公开涉及氮化镓晶体管中的CMOS兼容隔离漏电改进。一种集成电路结构包括硅衬底和所述硅衬底上面的III‑氮化物（III‑N）衬底。第一III‑N晶体管和第二III‑N晶体管处于所述III‑N衬底上。绝缘体结构被形成在所述III‑N衬底中所述第一III‑N晶体管与所述第二III‑N晶体管之间，其中所述绝缘体结构包括下述各项之一：利用氧化物、氮化物或低K电介质填充的浅沟槽；或者与所述第一III‑N晶体管邻近的第一间隙和与所述第二III‑N晶体管邻近的第二间隙。

沟槽外延的填充方法-201711075799.0
发明人：孔蔚然;季伟;伍洲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-11-06 - 公布日： 2019-12-10 - 主分类号： H01L21/762
摘要：本发明公开了一种沟槽外延的填充方法，包括步骤：在半导体衬底表面形成由第一氧化层、第二氮化层和第三氧化层叠加形成的硬质掩模层；光刻定义出沟槽的形成区域，进行刻蚀形成硬质掩模层开口；在硬质掩模层开口的侧面形成由第四氮化层组成的侧墙；对半导体衬底进行刻蚀形成沟槽；去除第三氧化层；形成牺牲氧化层并去除；去除第二氮化层和侧墙；进行外延生长形成沟槽外延层填充沟槽，利用所述第一氧化层不被横向刻蚀的特征使外延生长过程中所述沟槽外延层仅在所述沟槽的底部表面和侧面生长。本发明能防止相邻沟槽中外延层延伸到沟槽外并形成合并结构，从而能消除由于沟槽外延层的合并而产生的应力以及避免由此产生的位错，提高器件的性能。

自对准背面深沟槽隔离结构-201510770342.6
发明人：黄益民;施俊吉;亚历山大·卡尔尼茨基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-12 - 公布日： 2019-12-10 - 主分类号： H01L21/762
摘要：本发明提供了自对准背面深沟槽隔离结构。公开了一种像素传感器器件。器件包括浅沟槽隔离结构、阱区域和背面隔离结构。阱区域和二极管区域邻近浅沟槽隔离结构。背面隔离结构与浅沟槽隔离结构自对准并且布置在浅沟槽隔离结构上方。背面隔离结构邻近二极管区域。公开了浸没光刻布置以补偿浸没工具漂移。

衬底及其制造方法-201510708519.X
发明人：王桂磊;亨利·H·阿达姆松;罗军;李俊峰;赵超 -专利权人：中国科学院微电子研究所
申请日： 2015-10-27 - 公布日： 2019-12-10 - 主分类号： H01L21/762
摘要：本发明提供了一种衬底及其制造方法，包括：提供辅助衬底和支撑衬底，所述辅助衬底上至少包括缺陷消除结构、所述缺陷消除结构之上外延层及所述外延层之上的钝化层，所述支撑衬底上至少包括掩埋介质层；将所述辅助衬底键合到所述支撑衬底上；去除所述辅助衬底；进行化学机械平坦化CMP直至所述外延层达到指定厚度。由于该缺陷消除结构能减少外延层缺陷，该钝化层能有效保减小该外延层在键合过程中受到的损伤，避免外延层中产生大量的缺陷，提升利用该外延层制造器件的性能及可靠性。

具有浅沟槽隔离结构的器件及其制造方法-201510969869.1
发明人：周飞 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2015-12-22 - 公布日： 2019-12-06 - 主分类号： H01L21/762
摘要：本发明公开了一种具有浅沟槽隔离结构的器件及其制造方法，该制造方法包括：提供半导体衬底，半导体衬底具有第一区域和第二区域，第一区域和第二区域上具有鳍片，鳍片顶部覆盖有硬掩膜层；在半导体衬底上形成第一介质层；在半导体衬底上形成具有第一开口的第一掩膜层，第一开口位于第一区域和第二区域之间；在第一介质层靠近第一开口顶部的部分注入改性离子，去除第一掩膜层；刻蚀第一介质层，在第一开口位置形成第一隔离区，以及在第一区域或第二区域中鳍片之间形成第二隔离区。本发明通过注入改性离子，降低了第一开口处第一介质层的刻蚀速率，使得形成的第一隔离区的厚度更大，改善了器件隔离效果，提高了器件性能。

用于蚀刻期间的低K沟槽保护的原子层沉积-201910423099.9
发明人：大卫·欧米拉;安热利克·雷利;孙兴华;鲁彦天 -专利权人：东京毅力科创株式会社
申请日： 2019-05-21 - 公布日： 2019-11-29 - 主分类号： H01L21/762
摘要：本发明涉及用于蚀刻期间的低K沟槽保护的原子层沉积。使用原子层沉积(ALD)技术将一个或更多个层沉积在硬掩模层和低K电介质沟槽的侧壁上作为沟槽蚀刻工艺的一部分。ALD层可以防止硬掩模在各种硬掩模开口工艺期间被侵蚀。此外，ALD层可以用于防止低K电介质侧壁在低K电介质沟槽蚀刻期间被侧向蚀刻。因此，可以提供对沟槽轮廓的更好控制和更好的临界尺寸控制。

浅沟槽隔离结构的制备方法-201910809060.0
发明人：李泓博;孙勤 -专利权人：上海华力微电子有限公司
申请日： 2019-08-29 - 公布日： 2019-11-29 - 主分类号： H01L21/762
摘要：本发明公开了一种浅沟槽隔离结构的制备方法，包括：提供一半导体基底，所述半导体基底内形成有沟槽；涂覆聚硅氮烷对所述沟槽进行填充；对所述半导体基底在水汽环境中进行递进式升温处理，使得所述聚硅氮烷转化为二氧化硅。本发明具有提高聚硅氮烷的转化率，减小浅沟槽隔离结构中产生孔洞缺陷的机率的优点。

包括埋入式阳极氧化物结构的半导体装置及其制造方法-201610016720.6
发明人： H-J·舒尔策;I·莫德;I·穆里 -专利权人：英飞凌科技股份有限公司
申请日： 2016-01-11 - 公布日： 2019-11-29 - 主分类号： H01L21/762
摘要：本发明涉及一种半导体装置的制造方法。根据半导体装置的制造方法，从第一侧将第一沟槽形成到半导体本体中。通过将半导体本体浸入电解液中并且在半导体本体与接触电解液的电极之间施加阳极氧化电压而在第一沟槽的底侧形成阳极氧化物结构。

用于制造半导体装置的方法和用于半导体装置的制造设备-201910059581.9
发明人：李耕希;李睃荣 -专利权人：三星电子株式会社
申请日： 2019-01-22 - 公布日： 2019-11-22 - 主分类号： H01L21/762
摘要：公开了一种用于制造半导体装置的方法和用于半导体装置的制造设备。该用于制造半导体装置的方法包括在基底上形成下结构。下结构包括交替且重复地堆叠的第一牺牲层和第一绝缘层。在下结构中形成第一孔。第一孔使基底的上表面暴露。在第一孔中形成牺牲图案。牺牲图案的孔隙率朝向基底增加。在下结构和牺牲图案上形成上结构。上结构包括交替且重复地堆叠的第二牺牲层和第二绝缘层。在上结构中形成第二孔。第二孔使牺牲图案暴露。去除牺牲图案。

浅沟槽隔离结构的制备方法-201410427369.0
发明人：肖天金;康俊龙 -专利权人：上海华力微电子有限公司
申请日： 2014-08-27 - 公布日： 2019-11-22 - 主分类号： H01L21/762
摘要：本发明提供了一种浅沟槽隔离结构的制备方法，包括依次进行：在半导体衬底中形成沟槽、在沟槽中形成线形氧化层、在沟槽内填充隔离介质层和高温退火，其中，形成线形氧化层的方法包括：在沟槽的内表面沉积氮化层；氧化氮化层，在沟槽的内表面形成氮氧化层。沉积了氮化层之后再进行氧化，可以圆滑沟槽表面和缓解沟槽内的应力，还可以避免直接对沟槽侧壁进行氧化对沟槽侧壁材料的严重损耗，进而增加了后续退火过程中含氧基团或形成的H₂O向半导体衬底中的扩散的难度；氮氧化层可以作为后续沟槽填充的过渡性材料，还可以有效阻止后续退火过程中含氧基团或形成的H₂O的扩散到沟槽侧壁的衬底，避免对有源区边界的氧化，从而减少有源区临界尺寸的缩小。

基于横向二极管的TSV转接板及其制备方法-201711349175.3
发明人：张捷 -专利权人：台州第五空间航空科技有限公司
申请日： 2017-12-15 - 公布日： 2019-11-22 - 主分类号： H01L21/762
摘要：本发明涉及一种基于横向二极管的TSV转接板及其制备方法，该方法包括：选取Si衬底；刻蚀所述Si衬底分别形成多个TSV和多个隔离沟槽；刻蚀所述Si衬底在所述隔离沟槽之间形成多个器件沟槽；填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；在所述器件沟槽制备横向二极管；制备所述TSV区的第一端面与所述横向二极管的铜互连线；在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]氮化镓晶体管中的CMOS兼容隔离漏电改进在审

专利文献下载