“戴显英”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果73个，建议您升级VIP下载更多相关专利

[发明专利]一种高温压电陶瓷异质结材料及其制备方法-CN202310076567.6有效
发明人：赵天龙;石柯飞;费春龙;董广志;孙韬;王满之;孙昕郝;张娟;刘文;全熠;戴显英 -专利权人：西安电子科技大学
申请日： 2023-01-16 - 公布日： 2023-09-22 - 主分类号： C04B35/472 文献下载
摘要：本发明公开了一种高温压电陶瓷异质结材料及其制备方法，包括：制备A层为铋层状结构的陶瓷材料；制备B层为钪酸铋‑钛酸铅结构的陶瓷材料；按照AB、ABA、BAB中至少一种叠层方式，将A层和B层以特定比例混合压制成型；采用特定排塑烧结工艺进行烧制形成高温压电陶瓷异质结材料。本发明制备成本低，制备得到的高温压电陶瓷异质结材料更具有实际使用价值。
一种高温压电陶瓷异质结材料及其制备方法

[发明专利]一种高温压电陶瓷材料及其相界调控方法-CN202310065885.2在审
发明人：赵天龙;石柯飞;费春龙;董广志;王满之;孙韬;孙昕郝;张娟;刘文;全熠;戴显英 -专利权人：西安电子科技大学
申请日： 2023-01-16 - 公布日： 2023-05-05 - 主分类号： C04B35/472 文献下载
摘要：本发明公开了一种高温压电陶瓷材料及其相界调控方法，包括：制备R相压电陶瓷材料；制备T相压电陶瓷材料；将R相压电陶瓷材料和T相压电陶瓷材料按照特定比例混合以寻找相界MPB，并将该相界MPB处对应的R相压电陶瓷材料和T相压电陶瓷材料压制成型形成陶瓷胚体；采用特定排塑烧结工艺对陶瓷胚体进行烧制形成最终的高温压电陶瓷材料。本发明可以快速寻找到相界MPB，从而缩短高温压电陶瓷材料的制备周期。
一种高温压电陶瓷材料及其调控方法

[发明专利]一种多晶金刚石的生长方法-CN202211469366.4在审
发明人：陈军飞;孟金涛;李逸江;朱潦亮;李俊鹏;许琦辉;丁森川;黄思源;费一帆;任泽阳;张金风;戴显英;陈兴;吴勇;王东 -专利权人：西安电子科技大学芜湖研究院
申请日： 2022-11-22 - 公布日： 2023-02-28 - 主分类号： C30B28/14 文献下载
摘要：本发明公开了一种多晶金刚石的生长方法，其包括如下步骤：获取预处理后的钼衬底；预处理是指降低钼衬底粗糙度的处理；对钼衬底进行图案化处理，获得第一结构层；在第一结构层上涂抹金刚石粉溶液，获得第二结构层；在第二结构层上外延生长多晶金刚石。本发明中的方法，能够实现高质量多晶金刚石的生长。
一种多晶金刚石生长方法

[发明专利]一种弱能量收集用肖特基二极管及其制备方法-CN202210173481.0在审
发明人：宋建军;张哲;戴显英;李家豪 -专利权人：西安电子科技大学
申请日： 2022-02-24 - 公布日： 2022-05-10 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种弱能量收集用肖特基二极管及制备方法，肖特基二极管包括：衬底；缓冲层，设置在衬底上；组分固定掺杂层，设置在缓冲层上，组分固定掺杂层为在Ge中掺杂Sn形成，其中Sn的组分为8％；组分渐变掺杂层，设置在组分固定掺杂层上，组分渐变掺杂层为在Ge中掺杂Sn形成，其中Sn的组分沿远离组分固定掺杂层的方向逐渐增大；金属阳极，设置在组分渐变掺杂层上；金属阴极，设置在组分固定掺杂层上。本发明通过在Ge半导体中掺杂Sn以及采用组分渐变的方式，降低了器件串联电阻。而且金属半导体接触处具备更低的势垒高度，降低了器件的开启电压。因而在整体上提升了肖特基二极管在弱能量密度下的整流效率。
一种能量收集用肖特基二极管及其制备方法

[发明专利]一种辐照改性钒酸铋适配体光电化学传感器-CN202010524535.4有效
发明人：补钰煜;李阳;敖金平;戴显英 -专利权人：西安电子科技大学
申请日： 2020-06-10 - 公布日： 2022-01-28 - 主分类号： G01N27/26 文献下载
摘要：本发明提供了一种辐照改性钒酸铋适配体光电化学传感器的制备方法及应用；本发明采用红外辐照处理BiVO4首次实现了外加偏压可调控的增强和抑制型的传感器，其具有高灵敏、高分辨的特性，同时同一体系的两种传感器，可以实现对难氧化和易氧化肿瘤标志物的检测，本发明设计的PEC适配体传感器的灵敏度是目前灵敏度最高的传感器，因此本发明设计的传感器在PSA早期的精确筛查，前列腺癌的治理过程中和术后动态检测中发挥更大的作用。同时对于其他癌症标志物AFP、CEA同样具有高灵敏的检测特性。另外本发明设计的两种传感器具有反应迅速、操作简单、检测的背景信号低等优点。
一种辐照改性钒酸铋适配体光电化学传感器

[发明专利]一种纳米级减薄方法、直接带隙应变SOI及其制备方法-CN201910843353.0有效
发明人：赵天龙;补钰煜;过润秋;冯兰胜;宋建军;戴显英 -专利权人：西安电子科技大学
申请日： 2019-09-06 - 公布日： 2021-11-19 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种纳米级减薄方法、直接带隙应变SOI及其制备方法，该减薄方法包括：选取衬底层；设计衬底层的厚度与应变量之间的第一预设关系模型，根据第一预设关系模型计算得到衬底层的第一预设厚度和第一预设应变量；利用化学机械抛光工艺对衬底层进行第一次减薄得到第一减薄衬底层；利用湿法刻蚀工艺对第一减薄衬底层进行第二次减薄得到第二减薄衬底层；利用湿法刻蚀工艺对第二减薄衬底层进行第三次减薄得到第一预设厚度的纳米级衬底层。本发明设计了衬底层的第一预设关系模型，通过第一预设关系模型得到衬底层的临界厚度，通过三次减薄工艺得到厚度为临界厚度的衬底层，工艺实现简单，且实现了衬底层由间接带隙到直接带隙类型的转变。
一种纳米级减薄方法直接应变 soi 及其制备

[发明专利]一种PEC适配体传感器及其制备方法-CN201910856428.9有效
发明人：补钰煜;李阳;戴显英 -专利权人：西安电子科技大学
申请日： 2019-09-11 - 公布日： 2021-09-14 - 主分类号： G01N27/30 文献下载
摘要：本发明公开了一种具有高特异性和超高检测灵敏度的PEC适配体传感器及其制备方法，其中，该PEC适配体传感器包括：BiVO4薄膜(作为光阳极)、DNA适配体和g‑C3N4薄膜，该PEC适配体传感器以g‑C3N4薄膜作为光阳极和DNA适配体之间的界面调和体，g‑C3N4薄膜的厚度为5nm～15nm。本发明的有益之处在于：BiVO4薄膜和g‑C3N4薄膜之间能带结构存在差异，这种能带结构差异可促进BiVO4薄膜上的光生空穴向g‑C3N4薄膜方向定向转移，从而可显著提高光生空穴向待检测物质定向输运的能力，所以该PEC适配体传感器具有超高的检测灵敏度，另外，g‑C3N4薄膜对DNA适配体具有良好的π‑π吸附特性，可有效固定DNA适配体，从而实现对待检测物质的高特异性捕获，所以该PEC适配体传感器具有高特异性。
一种 pec 适配体传感器及其制备方法

[发明专利]基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法-CN201610446184.3有效
发明人： 戴显英;祁林林;郝跃;底琳佳;苗东铭;梁彬;焦帅 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2020-01-31 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，其实现步骤为：对GeOI晶圆进行清洗，并进行He离子注入；在离子注入后的GeOI晶圆顶层Ge层上淀积‑1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；对带有SiN薄膜阵列的GeOI晶圆进行退火；腐蚀去除GeOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变GeOI材料。本发明利用SiN埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Ge层引入应变，可制作用于超高速、低功耗、抗辐射半导体器件和芯片所需的GeOI晶圆。
基于氮化应力薄膜尺度效应 sin 绝缘层上晶圆级单轴应变 ge 制作方法

[发明专利]基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法-CN201610445854.X有效
发明人： 戴显英;焦帅;郝跃;吴武健;苗东铭;祁林林;梁彬 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-03-26 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法。其实现步骤是：在清洗后的AlN埋绝缘层上Si晶圆顶层Si层上淀积SiO₂层；对顶层Si层进行离子注入形成非晶化层，并去除非晶化层上的SiO₂层；在顶层Si层上淀积张应力SiN薄膜或压应力SiN薄膜后将SiN薄膜膜刻蚀成单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层重结晶，使AlN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到AlN埋绝缘层上晶圆级单轴应变Si。本发明散热性好、应变量大，可用于制作AlN埋绝缘层上晶圆级单轴应变Si材料。
基于非晶化尺度效应 aln 绝缘层上晶圆级单轴应变 si 制作方法

[发明专利]基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法-CN201610446253.0有效
发明人：过润秋;戴显英;冯兰胜;梁彬;盛喆;苗东铭;焦帅;祁林林 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-03-26 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法。其实现步骤是：在清洗后的AlN埋绝缘层上SiGe晶圆顶层SiGe层上淀积SiO₂层；对顶层SiGe层进行离子注入形成非晶化层，并去除非晶化层上的SiO₂层；在顶层SiGe层上淀积张应力SiN薄膜或压应力SiN薄膜后将SiN薄膜刻蚀成单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层重结晶，使AlN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到AlN埋绝缘层上晶圆级单轴应变SiGe。本发明应变量大，可用于制作AlN埋绝缘层上晶圆级单轴应变SiGe材料。
基于非晶化尺度效应 aln 绝缘层上晶圆级单轴应变 sige 制作方法

[发明专利]基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法-CN201610446183.9有效
发明人： 戴显英;郝跃;梁彬;蒲凯文;苗东铭;祁林林;焦帅 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-02-15 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，其实现步骤为：1.对绝缘层上硅SOI晶圆进行清洗，并进行He离子注入；2.在离子注入后的SOI晶圆顶层Si层上淀积‑1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；3.对带有SiN薄膜阵列的SOI晶圆进行退火；4.腐蚀去除SOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变SOI材料。本发明利用SiO₂埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Si层引入应变，与现有半导体工艺兼容，成本低，可用于制作超高速、低功耗、抗辐照半导体器件和集成电路。
基于氮化应力薄膜尺度效应晶圆级单轴应变 soi 制作方法

[发明专利]基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法-CN201610445983.9有效
发明人： 戴显英;梁彬;郝跃;盛喆;苗东铭;焦帅;祁林林 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-02-15 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变SiGe的制作方法，其实现步骤为：对绝缘层上硅锗SGOI晶圆进行清洗，并进行He离子注入；在离子注入后的SGOI晶圆顶层SiGe层上淀积‑1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；对带有SiN薄膜阵列的SGOI晶圆进行退火；腐蚀去除SGOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变SGOI材料。本发明利用AlN埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Ge层引入应变，可制作用于高温、大功耗、高功率、抗辐射集成电路所需的SGOI晶圆。
基于氮化应力薄膜尺度效应 aln 绝缘层上晶圆级单轴应变 sige 制作方法

[发明专利]基于非晶化与尺度效应的晶圆级单轴应变SGOI的制作方法-CN201610446630.0有效
发明人：郝跃;戴显英;焦帅;苗东铭;梁彬;祁林林 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-01-29 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于非晶化与尺度效应的晶圆级单轴应变SGOI的制作方法。其实现步骤是：在清洗后的SGOI晶圆顶层SiGe层上淀积SiO₂层；对顶层SiGe层进行离子注入形成非晶化层，并去除非晶化层上的SiO₂层；在顶层SiGe层上淀积张应力SiN薄膜或压应力SiN薄膜后将SiN薄膜刻蚀成单轴应力SiN条状阵列，并对该SGOI晶圆进行退火，使非晶化层重结晶，使SiO₂埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到晶圆级单轴应变SGOI。本发明应变量大、成本低，可用于制作晶圆级单轴应变SGOI材料。
基于非晶化尺度效应晶圆级单轴应变 sgoi 制作方法

[发明专利]基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法-CN201610445852.0有效
发明人：郝跃;戴显英;祁林林;苗东铭;焦帅;梁彬 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-01-29 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法。其实现步骤是：在清洗后的SiN埋绝缘层上Si晶圆顶层Si层上淀积SiO₂层；对顶层Si层进行离子注入形成非晶化层，并去除非晶化层上的SiO₂层；在顶层Si层上淀积张应力SiN薄膜或压应力SiN薄膜后将SiN薄膜刻蚀成条状阵列，得到单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层再结晶，使SiN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到SiN埋绝缘层上晶圆级单轴应变Si。本发明散热性好、应变量大，可用于制作SiN埋绝缘层上晶圆级单轴应变SOI材料。
基于非晶化尺度效应 sin 绝缘层上晶圆级单轴应变 si 制作方法

[发明专利]基于非晶化与尺度效应的晶圆级单轴应变SOI的制作方法-CN201610446073.2有效
发明人： 戴显英;郝跃;梁彬;蒲凯文;苗东铭;祁林林;焦帅 -专利权人：西安电子科技大学
申请日： 2016-06-20 - 公布日： 2019-01-29 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于非晶化与尺度效应的晶圆级单轴应变SOI的制作方法。其实现步骤是：1)在清洗后的SOI晶圆顶层Si层上淀积SiO₂层；2)对顶层Si层进行离子注入形成非晶化层，并去除非晶化层上的SiO₂层；3)在顶层Si层上淀积张应力或压应力SiN薄膜后将SiN薄膜刻蚀成条状，得到单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该SOI晶圆进行退火，使非晶化层再结晶，使SiO₂埋绝缘层发生塑性形变；4)刻蚀掉SiN条状阵列，得到晶圆级单轴应变SOI。本发明可靠性高、成本低、应变大小可控、无Ge杂质扩散、成品率高、平整度高、应变量大，可用于制作晶圆级单轴应变SOI材料。
基于非晶化尺度效应晶圆级单轴应变 soi 制作方法

1
2
3
4
5
下一页»
尾页
共 73 条