[发明专利]电极、半导体装置、及其制造方法有效
| 申请号： | 200980138316.4 | 申请日： | 2009-10-06 |
| 公开（公告）号： | CN102187464A | 公开（公告）日： | 2011-09-14 |
| 发明（设计）人： | 岩永健介;横山诚一;桥本英喜;野中贤一;佐藤雅;露口士夫 | 申请（专利权）人： | 本田技研工业株式会社;新电元工业株式会社 |
| 主分类号： | H01L29/43 | 分类号： | H01L29/43;H01L21/285 |
| 代理公司： | 上海德昭知识产权代理有限公司 31204 | 代理人： | 郁旦蓉 |
| 地址： | 日本国东京都*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种在p型SiC半导体上具有Ni/Ti/Al积层结构的电阻性电极的半导体装置，它是一种可以同时优化所述电阻性电极的接触阻抗与面粗度(表面的粗糙程度)两种特性的半导体装置。该半导体装置具有积层结构的电阻性电极(18)，该积层结构的电阻性电极(18)是由在p型碳化硅半导体区域(13)上以镍(Ni)层(21)、钛(Ti)层(22)、铝(Al)层(23)的顺序积层形成的。该电阻性电极(18)包含14～47原子％的镍元素、5～12原子％的钛元素以及35～74原子％的铝元素，同时，镍元素与钛元素的原子比为1～11。 | ||
| 搜索关键词： | 电极 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种具有p型碳化硅半导体区域以及在该p型碳化硅半导体区域上以镍层、钛层、铝层的顺序积层形成的电阻性电极的半导体装置，其特征在于：所述电阻性电极含有14～47原子％的镍元素、5～12原子％的钛元素、35～74原子％的铝元素，同时，镍元素与钛元素的原子比为1～11。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于本田技研工业株式会社;新电元工业株式会社，未经本田技研工业株式会社;新电元工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980138316.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 显示屏、显示装置及移动终端-201710289263.2
- 靳勇 - OPPO广东移动通信有限公司
- 2017-04-27 - 2019-09-27 - H01L29/43
- 本发明提供了一种显示屏，包括显示层，所述显示层设有指纹识别区，所述指纹识别区设有阵列的透明薄膜晶体管和位于所述透明薄膜晶体管之间的透明介质。本发明提供了一种显示装置，包括上述的显示屏，还包括光学指纹模组和中框。所述显示屏和所述光学指纹模组固定于所述中框上。所述光学指纹模组位于所述显示屏背离用户的一侧，且所述光学指纹模组设于与所述指纹识别区相对应的位置，以便于透过所述指纹识别区发射和接收感应光线。本发明还提供了一种移动终端。本发明通过在显示屏上设置设有透明薄膜晶体管的指纹识别区，且将光学指纹模组设于指纹识别区之下，从而提高了显示屏的透光率，提高了光学指纹模组的指纹识别准确率。
- 高压半导体装置及其制造方法-201410821174.4
- 罗宗仁;刘兴潮;陈巨峰;周苇俊 - 世界先进积体电路股份有限公司
- 2014-12-25 - 2019-01-04 - H01L29/43
- 本发明提供一种高压半导体装置及其制造方法，该高压半导体装置包括：基板；外延层，设于基板上且具有第一导电型；栅极结构，设于外延层上；第一导电型第一高压井区及第二导电型高压井区，分别设于栅极结构两侧的外延层内，其中第一导电型与第二导电型相异；源极区及漏极区，分别设于栅极结构两侧的外延层内；及堆叠结构，设于栅极结构及漏极区之间，其中堆叠结构包括：阻挡层；绝缘层，设于阻挡层上；以及导电层，设于绝缘层上，且电连接源极区或栅极结构。本发明通过包括导电层的堆叠结构，可降低外延层中通道的电场密度，进而降低高压半导体装置的导通电阻。
- 一种电极材料及电极制作方法-201810693637.1
- 于洋;曹宇;董仕晋 - 北京梦之墨科技有限公司
- 2018-06-29 - 2018-11-23 - H01L29/43
- 本发明提供一种电极材料及电极制作方法，涉及电子技术领域。本发明提供的电极材料，按重量百分比计，所述电极材料为由80％～88％的低熔点金属，以及12％～20％的高熔点粉末部分合金化形成的混合物，所述低熔点金属具有第一熔点，所述第一熔点在300℃以下，所述高熔点粉末的熔点在500℃以上，所述电极材料可在室温下自身内部进行合金反应形成具有第二熔点的电极，所述第二熔点高于所述第一熔点。本发明的技术方案能够使电子设备中电极的制作工艺较为简单，且成本较低。
- 一种碳化硅VDMOS器件-201510390302.9
- 邓小川;李妍月;陈茜茜;张波 - 电子科技大学
- 2015-07-03 - 2018-11-23 - H01L29/43
- 本发明属于半导体技术领域，具体的说是涉及一种碳化硅VDMOS器件。本发明针对SiC VDMOS器件提供的复合栅介质结构，在沟道上方采用高介电常数栅介质/SiO2堆垛结构，JFET区上方全部采用SiO2，沟道和JFET区上方栅介质总物理厚度相同。当器件处于正向导通状态时，在栅介质中引入高介电常数材料会使栅介质物理厚度增大，因此可降低栅介质中电场强度，同时不会增大阈值电压；当器件处于阻断状态时，表面电场强度最大处位于JFET区，该区上方厚的SiO2可降低表面电场最大值，从而降低SiO2中电场强度。本发明通过降低栅介质中电场强度来减小SiC VDMOS器件中FN隧穿电流，有效提高栅氧化层可靠性。
- 一种具有变K介质槽的超结碳化硅VDMOS器件-201810403053.6
- 胡盛东;黄野;郭经纬;杨冬;袁琦;刘畅 - 重庆大学
- 2018-04-28 - 2018-09-18 - H01L29/43
- 本发明涉及一种具有变K介质槽的超结碳化硅VDMOS器件，属于半导体功率器件领域。该器件包括衬底N+硅层、有源顶层硅和槽形结构；所述衬底N+硅层下方设置有漏电极；所述有源顶层硅设置有P型硅区、N‑漂移区、N+源区、P+源区和P阱；所述槽形结构设置有栅氧化层、栅电极和介质槽；所述N+源区和P+源区上方设置有源电极；所述衬底N+硅层下方设置有漏电极。本发明增强漂移区的电场调制效应，提高了击穿电压，同时使漂移区可以进行更高浓度的掺杂，从而有效降低器件在开态时候的导通电阻。
- 一种反熔丝结构及其制备方法-201310025834.3
- 冯军宏;甘正浩 - 中芯国际集成电路制造（上海）有限公司
- 2013-01-22 - 2017-11-14 - H01L29/43
- 本发明涉及一种反熔丝结构及其制备方法，所述方法包括半导体衬底；N阱，位于所述衬底中；多晶硅栅极，位于所述N阱上方的衬底上；高K介电层，位于所述多晶硅栅极和所述衬底之间；源漏掺杂区，位于所述栅极两侧的N阱中；N型掺杂区，位于所述源漏掺杂区外侧的N阱中。在本发明中所述N型栅极材料层和所述N阱用来降低所述反熔丝结构的编程电压，同时通过降低功函数来控制编程后电流的泄露。在本发明中采用高K多晶硅栅极，所述多晶硅栅极中的栅极区域不受金属栅极化学机械平坦化过程的限制，精确调整的栅极区域在设计时能够获得更加合适的编程电压。
- 金属半导体化合物薄膜和DRAM存储单元及其制备方法-201110063882.2
- 吴东平;张世理;朱志炜;张卫 - 复旦大学
- 2011-03-17 - 2017-04-12 - H01L29/43
- 本发明公开了一种金属半导体化合物薄膜，形成于半导体层与多晶半导体层之间，其厚度为2～5nm，从而改善所述半导体层与多晶半导体层之间的接触；还公开了一种DRAM存储单元，该存储单元中的MOS晶体管的漏区与多晶半导体缓冲层之间加入金属半导体化合物薄膜，且其厚度为2～5nm，从而可在提高晶体管的读写速度的同时，避免所述漏区与硅衬底之间的漏电流过度增大；同时，还公开了一种DRAM存储单元的制备方法，该方法形成的DRAM存储单元，其MOS晶体管器件的漏区与多晶半导体缓冲层之间形成有金属半导体化合物薄膜，且所述金属半导体化合物薄膜的厚度控制在2～5nm，从而可提高DRAM存储单元的性能。
- 具有Al‑Si3N4‑Ti/Ni/Ag结构的快恢复二极管-201610794935.0
- 苏柳青;薛云峰;郝雪东;田振兴;王斌 - 吉林麦吉柯半导体有限公司
- 2016-08-31 - 2017-01-25 - H01L29/43
- 具有Al‑Si3N4‑Ti/Ni/Ag结构的快恢复二极管属于半导体技术领域，解决了Si3N4易断裂的问题。该二极管从下至上依次为Si‑SiO2快恢复二极管、Al层、Si3N4和Ti/Ni/Ag金属层；采用蒸发或者溅射的方式在Si‑SiO2快恢复二极管的P型Si上制作Al层后，淀积Si3N4保护层，最后在Al层对应的Si3N4保护层开口溅射Ti/Ni/Ag金属层。本发明将Ti/Ni/Ag金属层置于钝化层Si3N4上，解决了由于Ag反光率高导致与Si3N4接触后容易产生Si3N4脱落和断裂的现象，从而实现批量生产。增加了Al在第一层，Al与P+、N+硅或多晶硅能形成低阻的欧姆接触，使得芯片的正向压降最小，而且与绝缘体SI3N4有良好的附着性，性能最优。
- 一种具有低导通电阻特性的槽栅MOSFET器件-201610517752.4
- 李泽宏;陈文梅;李爽;曹晓峰;陈哲;包惠萍;任敏 - 电子科技大学
- 2016-07-04 - 2016-09-21 - H01L29/43
- 本发明涉及功率半导体器件技术领域，具体涉及到一种具有低导通电阻特性的槽栅MOSFET器件。其元胞结构相比于传统的槽栅型MOSFET器件的区别主要为，本发明的MOSFET器件在槽型栅电极底部具有厚绝缘介质层，且在厚绝缘介质层中引入正电荷，所述正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在厚绝缘介质层中形成。本发明提供的槽栅型MOSFET器件通过厚绝缘介质层中正电荷的引入，在保证相同击穿电压的基础上，大大减小了漂移区电阻，进而减小了器件导通电阻。
- 半导体结构及其形成方法-201410198292.4
- 周真 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-12 - 2015-11-25 - H01L29/43
- 本发明揭示了一种半导体结构及其形成方法，包括依次层叠的硅基底；覆盖所述硅基底的第一层NiPt薄膜，及覆盖所述第一层NiPt薄膜的第二层NiPt薄膜，所述第一层NiPt薄膜中Pt的含量高于第二层NiPt薄膜中Pt的含量。本发明中利用与硅基底接触的第一层NiPt薄膜中Pt的含量较高，从而对NiSi的形成有利；而第二层NiPt薄膜中Pt的含量较低，在化学刻蚀比较容易去除，减少甚至避免了如在现有技术中容易形成的多种缺陷，这就提高了产品的质量。
- 功率器件电极及其制造方法-201410042915.9
- 李理;马万里;赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2014-01-29 - 2015-07-29 - H01L29/43
- 本发明提供一种功率器件电极及其制造方法，其中，方法包括：在硅片上依次生成第一钛层、钨钛合金层和第二钛层；在氮气和氢气的混合气体中，对所述硅片进行高温退火处理，以使所述第一钛层通过与所述硅片反应形成位于所述硅片表面和所述钨钛合金层之间的硅钛化合物层、并形成位于所述第二钛层表面的氮化钛层；在所述氮化钛层的表面铺设金属互联层。通过本发明提供的功率器件电极及其制造方法，能够在高温大电流的应用场景下，有效保证并提高器件的器件性能和可靠性。
- 石墨烯掺杂材料及其制备方法、电极、像素结构、显示装置-201510005751.7
- 杨久霞;刘建涛;白峰 - 京东方科技集团股份有限公司;北京京东方光电科技有限公司
- 2015-01-06 - 2015-04-22 - H01L29/43
- 本发明提供一种石墨烯掺杂材料及其制备方法、电极、像素结构、显示装置。本发明的目的是解决现有技术存在的单层石墨烯方阻较高的问题；本发明的石墨烯掺杂材料及其制备方法、电极、像素结构、显示装置由于对石墨烯层进行掺杂，形成石墨烯掺杂材料使得掺杂材料与石墨烯进行键接、提高载流子的传输速率，降低了石墨烯掺杂材料的方阻。
- 一种透明导电薄膜-201310642530.1
- 喻志农;李旭远;张世玉;蒋玉蓉;薛唯 - 北京理工大学
- 2013-12-03 - 2014-02-19 - H01L29/43
- 本发明基于薄膜光学中诱导透射滤光片的原理，提出一种氧化物-金属-氧化物三明治结构的透明导电薄膜用于铟镓锌氧化物薄膜晶体管(IGZOTFT)电极(包括源极、漏极和栅极)。透明导电薄膜的氧化物层采用铟镓锌氧化物(IGZO)和锰氧化物复合层，金属层采用金属铜(Cu)；锰氧化物在金属铜层和铟镓锌氧化物层之间，增加铜层和铟镓锌氧化物层的粘附性并阻止铜向铟镓锌氧化物层扩散。本发明中提出的透明导电薄膜用作IGZOTFT的源极、漏极和栅极时，透明导电薄膜能够与IGZOTFT的有源层形成接触电阻低的欧姆接触，并且使IGZOTFT具有良好的透光性和电特性。
- 半导体器件及其制造方法-201210558689.0
- 藤井芳雄 - 新日本无线株式会社
- 2012-12-12 - 2013-12-04 - H01L29/43
- 本发明涉及半导体器件及其制造方法，所述半导体器件可以在半导体元件的电极表面使用铝材，而且不必浪费地形成很厚的所述铝层，铜线与线径无关地牢固地接合于半导体元件电极，实现高耐热化。在功率半导体元件10的基板上使用碳化硅(SiC)，在该碳化硅基板上形成钛层20和铝层21作为电极15，通过一边施加超声波振动一边将铜线16球焊或楔焊于上述电极15的铝层21，由此在铜线16和钛层20之间形成铜-铝化合物(Al4Cu9、AlCu等)层23。
- 半导体器件及其制作方法-201310223571.7
- 程凯 - 苏州晶湛半导体有限公司
- 2013-06-06 - 2013-09-18 - H01L29/43
- 本发明公开了一种半导体器件及其制作方法，该半导体器件包括：半导体器件有源区；位于半导体器件有源区上的电极形状控制层，电极形状控制层中含有铝元素，铝元素的含量从半导体器件有源区由下至上逐渐减少；电极形状控制层上设有电极区，电极区设有向半导体器件有源区延伸并纵向贯穿所述电极形状控制层的凹槽，凹槽的侧面全部或部分为斜坡、或向两侧凹陷的弧形坡、或向中间凸出的弧形坡；全部或部分位于电极区中凹槽内的电极，电极形状与凹槽形状对应设置，电极底部与半导体器件有源区相接触。本发明通过控制电极的形状，改变电极附近电场强度的分布，提高半导体器件的击穿电压和可靠性等性能。
- 一种基于纳米晶的NAND存储器及其制作方法-201210048578.5
- 王琴;杨潇楠;王永;张满红;霍宗亮;刘明 - 中国科学院微电子研究所
- 2012-02-28 - 2013-09-11 - H01L29/43
- 本发明涉及一种基于纳米晶的NAND存储器及其制造方法，该存储器包括纳米晶存储单元和选择晶体管。纳米晶存储单元包括硅衬底，位于硅衬底中两侧的源导电区和漏导电区，源导电区与漏导电区之间的载流子沟道上覆盖的隧穿介质层，覆盖在隧穿介质层上的纳米晶电荷存储层，覆盖在纳米晶电荷存储层上的控制栅介质层，覆盖在控制栅介质层上的栅电极材料层。选择晶体管包括硅衬底，位于硅衬底中两侧的源导电区和漏导电区，源导电区与漏导电区之间的载流子沟道上覆盖的介质层，覆盖在介质层上的栅电极材料层。本发明可以大规模减小芯片面积，同时由于免去存储单元中间部分的源漏结，可以省去1至2道光罩，节省了成本，为下一代存储做准备。
- 金属栅极结构及其工艺-201110261302.0
- 郑存闵;蔡旻錞;刘志建;林仁杰;李姵莹;王韶韦;林茂森;林静龄 - 联华电子股份有限公司
- 2011-09-06 - 2013-03-20 - H01L29/43
- 一种金属栅极结构位于一基底上。金属栅极结构包含有一栅极介电层、一金属层以及一氮化铝钛金属层。栅极介电层位于基底上。金属层位于栅极介电层上。氮化铝钛金属层位于金属层上。
- 具有可调势垒的石墨烯开关装置-201210305411.2
- 许镇盛;郑现钟;宋俔在;朴晟准;D.塞奥;梁喜准 - 三星电子株式会社
- 2012-08-24 - 2013-03-06 - H01L29/43
- 根据示例实施方式，一种石墨烯开关装置具有可调势垒。该石墨烯开关装置可包括：栅基板；在栅基板上的栅介电层；在栅介电层上的石墨烯层；半导体层和第一电极，顺序堆叠在石墨烯层的第一区上；第二电极，在石墨烯层的第二区上。半导体层可用n型杂质和p型杂质的其中之一掺杂。半导体层可以面对栅基板，石墨烯层位于半导体层与栅基板之间。石墨烯层的第二区可以与石墨烯层的第一区分离。
- 分裂栅存储器及其制造方法-201110147095.6
- 刘明;姜丹丹;霍宗亮;张满红;王琴;刘璟;谢常青 - 中国科学院微电子研究所
- 2011-06-01 - 2012-12-05 - H01L29/43
- 一种分裂栅存储器，隧穿介质层采用低k介质材料。通过采用低介电常数材料作为分裂栅存储器中的隧穿介质层，由于具有低的介电常数，从而在不增加其隧穿介质层厚度的情况下，有效的降低了控制栅介质层与电荷存储层之间的耦合电容，使得其擦除操作电压有效降低，擦除操作速度得到有效提高。
- 包含铜-铝电路连线的集成电路结构及其制备方法-201110196674.X
- 苏国辉;陈逸男;刘献文 - 南亚科技股份有限公司
- 2011-07-08 - 2012-10-31 - H01L29/43
- 本发明提供一种包含铜-铝电路连线的集成电路结构及其制备方法，其中该铜-铝电路连线包含一氮化硅铜(CuSiN)层。根据本发明的一实施例的包含铜-铝电路连线的集成电路结构制备方法，其包含以下步骤：提供一铜层；形成一包含氮化硅铜层的阻障层于该铜层上；形成一湿润层于该阻障层上；及形成一铝层于该湿润层上。本发明提供一种包含铜-铝电路连线的集成电路结构及其制备方法，以减少阻障层厚度及防止填隙问题(例如悬突及其他侧边效应)。
- 制造应变的源极/漏极结构的方法-201110271896.3
- 郭紫微;宋学昌;陈冠宇;林宪信 - 台湾积体电路制造股份有限公司
- 2011-09-09 - 2012-07-25 - H01L29/43
- 本申请公开了一种制造应变的源极/漏极结构的方法。本公开的方法提供了一种用于在半导体器件中形成改进的源极/漏极部件的工艺过程。带有改进的源极/漏极部件的半导体器件可以防止或减少缺陷并且由外延层实现高的应变效应。在实施例中，该源极/漏极部件包括围绕着第一部分的第二部分和在第二部分和半导体衬底之间的第三部分，其中，第二部分具有与第一和第三部分不同的成分。
- 放射线摄像装置、放射线摄像显示系统以及晶体管-201110405694.3
- 山田泰弘;田中勉;高德真人 - 索尼公司
- 2011-12-08 - 2012-07-18 - H01L29/43
- 本发明公开了能够抑制由于暴露于放射线下而导致的阈值电压的偏移的晶体管、放射线摄像装置和放射线摄像显示系统。所述晶体管包括在基板上依次设置的第一栅极电极、第一栅极绝缘体、半导体层、第二栅极绝缘体和第二栅极电极。所述第一栅极绝缘体和所述第二栅极绝缘体每一者均包括一层或多层含有氧的硅化合物膜，且所述硅化合物膜的厚度总和为65nm以下。所述放射线摄像装置包括像素部，所述像素部包括光电转换元件和上述晶体管。所述放射线摄像显示系统包括上述摄像装置和显示装置，所述摄像装置基于放射线来获取图像，所述显示装置显示由所述摄像装置获取的图像。本发明通过将所述硅化合物膜的厚度总和设定为65nm以下，能够抑制阈值电压的偏移。
- 一种柔性半透明IGZO薄膜晶体管-201120338446.7
- 王彬 - 广东中显科技有限公司
- 2011-09-09 - 2012-06-27 - H01L29/43
- 本实用新型提出一种柔性半透明IGZO薄膜晶体管，包含缓冲保护层、删电极、栅绝缘层、源极以及漏极、塑料衬底、IGZO半导体层以及保护层，塑料衬底上覆盖缓冲保护层；其特征在于，栅电极位于缓冲保护层的中心顶部区域，并在缓冲保护层的两端的顶部区域形成对准标记层；栅电极的中心区域上部覆盖栅绝缘层；IGZO半导体层位于栅绝缘层的上部；源、漏两极分别位于半导体层的上部的两侧，仅在半导体层的顶部，源漏两极的中间形成通道，保护层覆盖整个通道；所述塑料衬底的厚度为25μm；其中栅电极采用梯形结构，对准标记层采用长方形结构。
- 钽基电极叠层-201110241831.4
- 威廉姆·F·A·贝斯林;阿尔诺德·L·鲁斯特;克劳斯·莱曼;琳达·范鲁肯-彼德斯 - NXP股份有限公司
- 2011-08-22 - 2012-03-14 - H01L29/43
- 一种电子器件，包括金属一绝缘体一金属电容性器件。结合示例实施例，金属一绝缘体一金属(MIM)电容器器件位于衬底中，所述衬底包括表面和具有高纵横比侧壁的三维结构。所述MIM电容器器件包括：第一电容器电极，包括铂族金属(PGM)基层和位于所述PGM基层和所述侧壁之一之间的Ta基层。所述MIM电容器还包括第二电容器电极以及位于所述第一和第二电极之间的绝缘材料。
- 一种高频晶体管-201120178361.7
- 白云 - 深圳市格莱德科技有限公司
- 2011-05-30 - 2012-02-08 - H01L29/43
- 本实用新型公开了一种高频晶体管，包括外延片，其特征在于，所述外延片背面设有背金层，所述背金层包括金属Pt层、Ni层、Cr层、W层、Au层，所述由Pt层、Ni层、Cr层、W层、Au层所形成的背金层的总厚度为1±0.18μm，所述外延片与背金层总厚度小于140微米。本实用新型经超减薄后采用五层金属依次溅射在外延片背面，在构成外延片的Si(硅)层、Pt(铂)层、Ni(镍)层、Cr(铬)层、W(钨)层、Au(金)层中，相邻层材料之间具有良好的匹配性，可以相互之间的接触电阻达到最小，最终导致整体的接触电阻都较小，可降低晶体管的高频损耗，提高高频特性。本实用新型广泛应用在微电子电路中，能耗低，寿命长。
- 电极结构及制备方法、阵列基板及制备方法-201010156378.2
- 张金中;张文余 - 北京京东方光电科技有限公司
- 2010-04-22 - 2011-11-09 - H01L29/43
- 本发明公开一种电极结构及制备方法、阵列基板及制备方法，其中电极结构包括：采用射频磁控溅射法制备的第一铝层，采用直流磁控溅射法制备的第二铝层，及采用直流磁控溅射法制备的金属层；金属层位于第一铝层和第二铝层的上方；其中，第一铝层的晶粒小于第二铝层的晶粒。本发明中，第一铝层可以较快的释放压缩应力，避免了小丘生成；第二铝层的电阻率较小，能够满足电极信号延迟的要求；同时金属层也可以抑制铝层表面生成小丘。本发明无需增加额外的刻蚀和阳极氧化工艺，节省了工艺成本。
- 电极、半导体装置、及其制造方法-200980138316.4
- 岩永健介;横山诚一;桥本英喜;野中贤一;佐藤雅;露口士夫 - 本田技研工业株式会社;新电元工业株式会社
- 2009-10-06 - 2011-09-14 - H01L29/43
- 本发明提供了一种在p型SiC半导体上具有Ni/Ti/Al积层结构的电阻性电极的半导体装置，它是一种可以同时优化所述电阻性电极的接触阻抗与面粗度(表面的粗糙程度)两种特性的半导体装置。该半导体装置具有积层结构的电阻性电极(18)，该积层结构的电阻性电极(18)是由在p型碳化硅半导体区域(13)上以镍(Ni)层(21)、钛(Ti)层(22)、铝(Al)层(23)的顺序积层形成的。该电阻性电极(18)包含14～47原子％的镍元素、5～12原子％的钛元素以及35～74原子％的铝元素，同时，镍元素与钛元素的原子比为1～11。
- 栅结构及其制造方法-200910057613.8
- 肖胜安;王飞;杨欣;韩峰;刘远良 - 上海华虹NEC电子有限公司
- 2009-07-20 - 2011-01-26 - H01L29/43
- 本发明公开了一种栅结构，包括：在沟槽中形成的栅氧；在栅氧之上成长的第一层掺磷浓度低或不掺杂的多晶硅或无定型硅，所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅的掺磷浓度为0～4E19atm/cm3；在所述第一层掺磷浓度低或不掺杂的多晶硅或无定型硅之上成长的第二层掺磷浓度高的多晶硅，所述第二层掺磷浓度高的多晶硅的掺磷浓度为1.0E20～10E20atm/cm3。本发明还公开了该栅结构的制造方法。本发明能改善栅氧的漏电特性，提高器件的性能。
- 一种透明电极器件的设计方法-201010196306.0
- 范爱民 - 西安能讯微电子有限公司
- 2010-06-09 - 2010-11-24 - H01L29/43
- 本发明提供了一种透明电极实现方案。这种电极结构有利于增加电极的透过率，有益于使用电致发光等光学方法有效地识别晶体管的失效机理。此方法也有利于器件应用在显示器领域。
- 一种禁带宽度连续可调的高介电常数薄膜材料及其制备方法-200910197206.7
- 徐岩;孙清清;王鹏飞;丁士进;张卫 - 复旦大学
- 2009-10-15 - 2010-04-07 - H01L29/43
- 本发明属于微电子材料领域，具体公开了一种禁带宽度连续可调的高介电常数(高k)薄膜材料及其制备方法。本发明所述的禁带宽度连续可调的高k薄膜材料组成通式为(Nb2O5)x(Al2O3)1-x，其中x为摩尔分数，0＜x＜1，通过控制x的值来调节(Nb2O5)x(Al2O3)1-x薄膜中Nb2O5和Al2O3的含量，可以实现其禁带宽度在3.4～8.8eV范围内连续可调。该高k薄膜材料采用原子层淀积的方法来制备。本发明的优点在于该薄膜利用了Nb2O5和Al2O3的协同作用，弥补了Al2O3介电常数较低的缺陷，同时将Al2O3热稳定好的特点融入到薄膜当中，使其具有高介电常数和良好的热稳定性的特点。
- 专利分类
