“郭紫微”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果35个，建议您升级VIP下载更多相关专利

[发明专利]制造半导体装置的方法和半导体装置-CN202310410813.7在审
发明人：刘威民;郭紫微;杨詠竣;温政彦;舒丽丽;李啟弘;杨育佳;黄惠琳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-17 - 公布日： 2023-08-22 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体装置的方法和半导体装置，特别是提供一种磊晶结构及一种用于形成此种结构的方法。该方法包括在一基板上形成一鳍片结构，其中该鳍片结构包括具有实质上一{110}结晶取向的一半导体材料。该方法包括蚀刻该鳍片结构的一部分以暴露该半导体材料的一侧壁部分。此外，该方法包括在该半导体材料的该侧壁上成长一磊晶结构，其中该磊晶结构以具有一{110}结晶取向的多个晶面增长。
制造半导体装置方法

[发明专利]晶体管源极/漏极区域及其形成方法-CN202210943655.7在审
发明人：刘威民;郭紫微;黄惠琳;温政彦;舒丽丽;李启弘;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-08 - 公布日： 2023-07-18 - 主分类号： H01L29/06 文献下载
摘要：本公开涉及晶体管源极/漏极区域及其形成方法。在一个实施例中，一种器件包括：半导体鳍，从半导体衬底延伸；纳米结构，位于半导体鳍之上；源极/漏极区域，与纳米结构的沟道区域相邻；底部间隔件，位于源极/漏极区域与半导体鳍之间；以及间隙，位于底部间隔件和源极/漏极区域之间。
晶体管区域及其形成方法

[发明专利]调整源极/漏极区域的轮廓以减少泄漏-CN202210636369.6在审
发明人： 郭紫微;杨咏竣;温政彦;舒丽丽;杨育佳 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-07 - 公布日： 2022-12-06 - 主分类号： H01L29/06 文献下载
摘要：本公开总体涉及调整源极/漏极区域的轮廓以减少泄漏。一种方法包括：形成包括多个牺牲层和多个纳米结构的突出半导体堆叠，其中多个牺牲层与多个纳米结构交替布置。该方法还包括在突出半导体堆叠上形成虚设栅极结构，蚀刻突出半导体堆叠以形成源极/漏极凹部，以及在源极/漏极凹部中形成源极/漏极区域。源极/漏极区域的形成包括生长第一外延层。第一外延层生长在多个纳米结构的侧壁上，并且第一外延层中的每一个的横截面具有四边形形状。第一外延层具有第一掺杂浓度。源极/漏极区域的形成还包括在第一外延层上生长第二外延层。第二外延层具有高于第一掺杂浓度的第二掺杂浓度。
调整区域轮廓减少泄漏

[发明专利]具有用于接触插塞的大着陆面积的外延区域-CN202110218703.1在审
发明人：戴荣吉;白易芳;郭紫微;杨宗熺;游政卫;颜政雄;陈睿璿;李启弘;杨育佳;丁姮彣;游明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-26 - 公布日： 2021-10-12 - 主分类号： H01L21/336 文献下载
摘要：本公开涉及具有用于接触插塞的大着陆面积的外延区域。一种方法包括在半导体鳍的第一部分上形成栅极堆叠，去除半导体鳍的第二部分以形成凹槽，以及从凹槽开始形成源极/漏极区域。形成源极/漏极区域包括执行第一外延工艺以生长第一半导体层，其中，第一半导体层包括笔直且垂直边缘，以及执行第二外延工艺以在第一半导体层上生长第二半导体层。第一半导体层和第二半导体层为相同的导电类型。
具有用于接触着陆面积外延区域

[发明专利]半导体器件-CN202110454881.4在审
发明人： 郭紫微;游明华;李启弘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-05-29 - 公布日： 2021-08-06 - 主分类号： H01L29/08 文献下载
摘要：根据一些实施例，本发明的实施例提供了一种半导体器件，包括：栅极堆叠件，设置在半导体衬底上方；以及源极/漏极部件，设置在所述半导体衬底中且邻近所述栅极堆叠件，其中，所述源极/漏极部件包括：第一半导体材料，包括第一浓度的掺杂剂；第二半导体材料，设置在所述第一半导体材料上方，所述第二半导体材料包括第二浓度的掺杂剂，所述第二浓度大于所述第一浓度；和第三半导体材料，设置在所述第二半导体材料上方，所述第三半导体材料包括小于所述第二浓度的第三浓度的掺杂剂，其中，所述第三半导体材料的顶面限定凹槽。
半导体器件

[发明专利]具有弧形底面的合并的外延部件的半导体器件及其制造方法-CN201711166177.9有效
发明人：李宜静;游政卫;周立维;郭紫微;游明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-21 - 公布日： 2021-05-07 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例公开了一种半导体器件及其形成方法。该半导体器件包括衬底，位于衬底上方的两个半导体鳍和位于两个半导体鳍上方的半导体部件。半导体部件包括两个下部和一个上部。两个下部分别直接位于两个半导体鳍上方。上部位于两个下部上方。上部的底面具有弧形的截面形状。
具有弧形底面合并外延部件半导体器件及其制造方法

[发明专利]半导体器件及其静态随机存取存储器单元和制造方法-CN201610676946.9有效
发明人：李宜静;郭紫微;游明华;李昆穆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-17 - 公布日： 2020-07-31 - 主分类号： H01L27/11 文献下载
摘要：半导体器件包括衬底、第一半导体鳍、第二半导体鳍、n‑型外延结构、p‑型外延结构以及多个介电鳍侧壁结构。第一半导体鳍设置在衬底上。第二半导体鳍设置在衬底上并且邻近第一半导体鳍。n‑型外延结构设置第一半导体鳍上。p‑型外延结构设置在第二半导体鳍上并且与n‑型外延结构分隔开。介电鳍侧壁结构设置在n‑型外延结构和p‑型外延结构的至少一个的相对侧上。本发明的实施例还涉及半导体器件的静态随机存取存储器单元和制造方法。
半导体器件及其静态随机存取存储器单元制造方法

[实用新型]一种耳机线收纳器-CN202020031834.X有效
发明人： 郭紫微;黄蓉 -专利权人：无锡职业技术学院
申请日： 2020-01-07 - 公布日： 2020-07-21 - 主分类号： H04R1/10 文献下载
摘要：本实用新型公开了一种耳机线收纳器，包括收纳盒，所述收纳盒的对应两侧分别开设有贯通的进线孔和出线孔，所述收纳盒的顶部中心处转动连接有转盘，所述转盘的顶部中心处固定有转柄，所述收纳盒上位于转盘的对应两侧安装有定位组件，所述转盘的底部与收纳盒内部的收线辊的一端连接，所述收线辊的另一端通过轴承转动连接在收纳盒的底部内壁中心处，所述收线辊上设置有固线组件，所述固线组件包括拉柄、支撑弹簧、拉杆、夹头、过线孔、限位槽和限位块，所述收线辊的中心处开设有贯通的过线孔。本实用新型结构新颖，构思巧妙，通过转盘带动收线辊旋转，从而将耳机线收卷到收线辊上，有效的保护了耳机线，延长了耳机的使用寿命。
一种耳机线收纳

[实用新型]一种多功能插线板-CN202020031935.7有效
发明人： 郭紫微;黄蓉 -专利权人：无锡职业技术学院
申请日： 2020-01-07 - 公布日： 2020-07-14 - 主分类号： H01R13/502 文献下载
摘要：本实用新型公开了一种多功能插线板，包括收纳盒，所述收纳盒的内部中心处安装有收缩座，所述收纳盒与收缩座之间成型有收纳腔，所述收缩座的内部活动连接有插座板，插座板的顶部和底部两侧均安装有定位槽，所述收缩座的顶部对应两侧安装有与定位槽配合使用的弹簧卡销，所述插座板的四周设置有若干个三线插座、USB插座和两线插座，所述插座板上安装有穿过收缩座的电源线，所述电源线的顶端安装有接电头，所述电源线上安装有防护组件。本实用新型结构新颖，构思巧妙，提供三线插座、USB插座和两线插座三种插头，满足日常生活的需要，而且便于使用后快速进行收纳，不仅有效的保证了整个装置的整齐，防止电源线打结，而且便于携带。
一种多功能线板

[发明专利]用于半导体器件的结构和方法-CN201611089731.3有效
发明人：李宜静;郭紫微;游明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-01 - 公布日： 2020-06-19 - 主分类号： H01L29/78 文献下载
摘要：本发明实施例公开了一种半导体器件及其形成的方法。半导体器件包括衬底；在所述衬底上方的隔离结构；从衬底延伸并通过隔离结构的两个鳍；与所述两个鳍的沟道区接合的栅极堆叠件；设置于所述隔离结构上方且邻近两个鳍的S/D区的介电层；和在两个鳍的S/D区上方的四个S/D部件。四个S/D部件各自都包含下部和位于下部上方的上部。四个S/D部件的下部至少部分地被介电层环绕。四个S/D部件的上部合并为两个合并式第二S/D部件，在栅极堆叠件的每侧上各具有一个。两个合并式S/D部件各自都有弯曲顶面。
用于半导体器件结构方法

[发明专利]受限源极/漏极外延区域及其形成方法-CN201911023286.4在审
发明人：游政卫;郭紫微;杨宗熺;周立维;游明华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-25 - 公布日： 2020-06-05 - 主分类号： H01L27/02 文献下载
摘要：本公开涉及受限源极/漏极外延区域及其形成方法。一种方法包括形成延伸到半导体衬底中的隔离区域，使隔离区域凹陷，其中，隔离区域之间的半导体区域形成半导体鳍，在隔离区域和半导体鳍上形成第一电介质层，在第一电介质层上方形成第二电介质层，对第二电介质层和第一电介质层进行平坦化，以及使第一电介质层凹陷。第二电介质层的一部分突出高于第一电介质层的剩余部分以形成突出的电介质鳍。半导体鳍的一部分突出高于第一电介质层的剩余部分以形成突出的半导体鳍。使突出的半导体鳍的一部分凹陷以形成凹槽，从凹槽外延生长外延半导体区域。外延半导体区域横向扩展以与突出的电介质鳍的侧壁接触。
受限外延区域及其形成方法

[发明专利]半导体装置的形成方法-CN201910814986.9在审
发明人： 郭紫微;杨宗熺;游政卫;周立维;游明华;李启弘 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-30 - 公布日： 2020-03-10 - 主分类号： H01L21/8238 文献下载
摘要：半导体装置包括：第一半导体鳍状物，自基板延伸；第一介电鳍状物，自基板延伸并与第一半导体鳍状物的第一侧相邻；第二介电鳍状物，自基板延伸并与第一半导体鳍状物的第二侧相邻；第一栅极堆叠部，沿着第一半导体鳍状物、第一介电鳍状物及第二介电鳍状物的侧壁，并位于第一半导体鳍状物、第一介电鳍状物及第二介电鳍状物上；第一外延的源极/漏极区，位于第一半导体鳍状物中，并自第一介电鳍状物延伸至第二介电鳍状物；以及气隙，位于第一外延的源极/漏极区与基板之间，且该气隙延伸于第一介电鳍状物与第二介电鳍状物之间。
半导体装置形成方法

[发明专利]集成电路及其制造方法-CN201610770652.2有效
发明人：李宜静;李昆穆;游明华;郭紫微 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-30 - 公布日： 2020-01-10 - 主分类号： H01L27/11 文献下载
摘要：本发明涉及一种集成电路，包括第一半导体鳍、第一外延结构，以及至少两个第一介电质的鳍部侧壁结构。在第一半导体鳍上设置第一外延结构。第一介电质的鳍部侧壁结构设置在第一外延结构的相对两侧上。第一介电质的鳍部侧壁结构具有不同的高度。本发明还提供了一种用于制造集成电路的方法。
集成电路及其制造方法

[发明专利]半导体装置及其制造方法-CN201510843219.2有效
发明人：李昆穆;游明华;郭紫微;建伦·杨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-11-26 - 公布日： 2019-09-06 - 主分类号： H01L21/336 文献下载
摘要：一种鳍式场效应晶体管Fin FET装置包含沿第一方向延伸且从安置在衬底上的隔离绝缘层突出的鳍片结构。所述鳍片结构包含阱层、安置在所述阱层上方的氧化物层及安置在所述氧化物层上方的通道层。所述Fin FET装置包含覆盖所述鳍片结构的一部分且沿垂直于所述第一方向的第二方向延伸的栅极结构。所述Fin FET装置包含源极及漏极。所述源极及漏极中的每一者包含安置在形成于所述鳍片结构中的凹陷部分中的应力源层。所述应力源层在所述凹陷部分上方延伸且施加应力到所述栅极结构下方的所述鳍片结构的通道层。所述Fin FET装置包含与所述氧化物层及所述凹陷部分中的所述应力源层接触形成的电介质层。
半导体装置及其制造方法

[发明专利]半导体器件及其制造方法-CN201410298946.0有效
发明人：蔡俊雄;郭紫微 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-06-26 - 公布日： 2019-04-12 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法可以包括提供具有凹槽的衬底；在凹槽内外延地形成包括掺杂的半导体材料的第一层；以及在凹槽的至少一部分的上方外延地形成包括未掺杂的半导体材料的第二层。
半导体器件及其制造方法

1
2
3
下一页»
尾页
共 35 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top