“霍宗亮”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果490个，建议您升级VIP下载更多相关专利

[发明专利]一种高速数据缓冲器-CN202010119888.6有效
发明人：刘飞;陈胜宇;霍宗亮 -专利权人：中国科学院微电子研究所
申请日： 2020-02-26 - 公布日： 2023-10-24 - 主分类号： H03K19/0175 文献下载
摘要：本发明提供了一种高速数据缓冲器，通过多个采样电路对灵敏放大器接入高速数据信号和参考信号进行采样，使得灵敏放大器的输出由多个采样电路的采样结果来决定，进而能够消除单个采样结果错误对灵敏放大器的输出造成的影响，进而避免了高速数据信号和参考信号被噪声串扰造成的毛刺信号等被错误采样而导致误码的情况出现。同时，本发明提供的复位电路能够根据复位时钟信号控制交替运行复位状态和信号锁存放大状态，而在复位状态时将第一节点和第二节点之间连通，且在信号锁存放大状态将第一节点和第二节点之间断开，进而节省了半周期静态功耗。
一种高速数据缓冲器

[发明专利]三维存储器的制作方法及三维存储器-CN202111106900.0有效
发明人：徐伟;杨星梅;王健舻;吴继君;黄攀;周文斌;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-09 - 公布日： 2023-09-05 - 主分类号： H10B43/35 文献下载
摘要：本发明提供了一种三维存储器的制作方法及三维存储器，属于半导体存储技术领域，其旨在解决对位于沟道孔底部的沟道结构进行开口时，损伤位于第一沟道孔和第二沟道孔连接处的功能层的问题；其在衬底的背面形成与沟道结构相对的第一通孔，以第一通孔为刻蚀通道对沟道结构进行刻蚀，以使沟道层朝向衬底的一端凸出所述功能层；在第一通孔内形成与沟道结构接触的半导体柱塞，从而沟道层通过半导体柱塞与衬底接触并形成电连接。本发明提供的三维存储器的制作方法及三维存储器，能够在实现衬底与沟道层电性连接的同时，可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，提高三维存储器的良率和可靠性。
三维存储器制作方法

[发明专利]三维存储器及其制备方法-CN202180019739.5在审
发明人：刘思敏;霍宗亮;徐伟;许波;郭亚丽;陈斌;张丝柳;苏界 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-10 - 公布日： 2023-09-01 - 主分类号： H10B43/10 文献下载
摘要：本申请公开了一种三维存储器及其制造方法，所述方法包括：在衬底(110)上形成包括交替堆叠的电介质层(121)和牺牲层(122)的叠层结构(120)；形成贯穿叠层结构(120)的栅线缝隙(161)；以及经由栅线缝隙(161)，对靠近栅线缝隙(161)的部分电介质层(121)及牺牲层(122)进行刻蚀，以形成凹槽(162)，其中，凹槽(162)的底部位于牺牲层(122)中，并且在垂直于衬底(110)方向上，凹槽(162)尺寸的最小值大于等于对应的牺牲层(122)的尺寸。通过上述方法制作的三维存储器，在一定程度上避免了栅极层短接和栅极层断路的问题，提高了存储器的可靠性。
三维存储器及其制备方法

[发明专利]3D存储器件及其制造方法-CN201811382025.7有效
发明人：李琦;杨川;高晶;霍宗亮;金汉洙 -专利权人：长江存储科技有限责任公司
申请日： 2018-11-20 - 公布日： 2023-08-22 - 主分类号： H10B43/40 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法。该存储器件包括：半导体衬底；源极，位于半导体衬底中；栅叠层结构，位于半导体衬底上，包括交替堆叠的多个栅极导体层与多个层间绝缘层；多个沟道柱，贯穿栅叠层结构，并与半导体衬底电相连；以及导电通道，贯穿栅叠层结构，将位于半导体衬底中的源极引出形成公共源极线，导电通道包括：导电层，至少部分位于半导体衬底上；氧化层，至少部分位于导电层上；以及多个导电柱，贯穿氧化层并与导电层接触，其中，多个导电柱的延伸方向与导电通道的延伸方向相同。该3D存储器件不仅采用氧化层中和了应力，而且采用导电柱与导电层结合的方式减小了电阻。
存储器件及其制造方法

[发明专利]垂直存储器设备及其形成方法-CN202180005010.2在审
发明人：杨涛;赵冬雪;杨远程;刘磊;张坤;王迪;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-12-14 - 公布日： 2023-08-18 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及一种包括阶梯结构的存储器结构。阶梯结构可以包括底部选择栅极、形成在底部选择栅极上方的板线、以及形成在板线上方的字线。柱可延伸穿过底部选择栅极、板线和字线。该存储器结构还可以包括形成在柱下方的源极结构和形成在柱上方的漏极帽。存储器结构还可以包括形成在漏极帽上方的位线。
垂直存储器设备及其形成方法

[发明专利]三维存储器及其制备方法、及电子设备-CN201910973298.7有效
发明人：杨号号;霍宗亮;张若芳;张富山;徐前兵;毛晓明 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-14 - 公布日： 2023-08-18 - 主分类号： H10B43/20 文献下载
摘要：本发明提供一种三维存储器及其制备方法、及电子设备。三维存储器包括：存储结构；第一非存储结构；第二非存储结构；所述存储结构包括沿第一方向的第一边缘，所述第一非存储结构包围所述第一边缘，所述存储结构还包括沿第二方向的第二边缘，所述第二边缘与所述第一边缘相连接，所述第二非存储结构包围所述第二边缘。本发明解决了由于边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
三维存储器及其制备方法电子设备

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180004070.2在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-08-11 - 主分类号： H10B12/00 文献下载
摘要：在某些方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。
具有垂直晶体管存储器器件及其形成方法

[发明专利]一种三维NAND存储器及其制造方法-CN202010185973.2有效
发明人：张保;李春龙;洪培真;霍宗亮 -专利权人：中国科学院微电子研究所
申请日： 2020-03-17 - 公布日： 2023-07-25 - 主分类号： H10B53/30 文献下载
摘要：本申请提供一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。
一种三维 nand 存储器及其制造方法

[发明专利]一种时钟占空比校准电路-CN201811562038.2有效
发明人：王颀;何杰;李子夫;霍宗亮;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2018-12-20 - 公布日： 2023-07-25 - 主分类号： H03K3/017 文献下载
摘要：本申请提供的一种时钟占空比校准电路，包括：延时线电路、下降沿检测电路、下降沿调制控制电路、下降沿调制电路和插值器电路；通过采用可调的延时单元，在不同工作模式频率下使用对应大小的延时单元，在相同校准精度的前提下，由于延时单元以及对应的下降沿检测逻辑部分的级数固定，则本申请延时线电路和下降沿检测电路的面积和功耗会显著减少；另外，采用固定级数的可调的延时单元，直接将与占空比相关的采样输出信号进行处理后分别输出到下降沿调制电路判断移动方向即可完成下降沿移动，简化了电路的逻辑判断，电路面积和功耗减少的同时也减少了电路完成下降沿移动所需要的时间。
一种时钟校准电路

[发明专利]一种内部参考电压校准电路以及控制方法-CN202310300619.3在审
发明人：刘飞;王泳珊;霍宗亮 -专利权人：中国科学院微电子研究所
申请日： 2023-03-24 - 公布日： 2023-07-18 - 主分类号： G11C16/04 文献下载
摘要：本申请提供一种内部参考电压校准电路以及控制方法，应用于电路技术领域，内部参考电压校准电路包括：电平检测器、内部参考电压码有限状态机、数模转换器以及控制器，电平检测器、内部参考电压码有限状态机、数模转换器形成串联回路，控制器发出使能信号，响应于控制器发出的使能信号，根据使能信号控制内部参考电压码有限状态机中模块的运行状态，以实现符合对应状态的模式类别，这样当内部参考电压校准电路处于校准模式时，就可以实现对内部参考电压进行校准，当内部参考电压校准电路处于用户设置模式时，就可以实现根据用户输入，确定内部参考电压，从而实现校准。
一种内部参考电压校准电路以及控制方法

[发明专利]垂直存储器器件及其操作方法-CN202180004980.0在审
发明人：赵冬雪;杨涛;杨远程;刘磊;王迪;张坤;周文犀;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-10 - 公布日： 2023-07-14 - 主分类号： H10B12/00 文献下载
摘要：本公开内容涉及用于对存储器器件执行操作的方法。存储器器件可以包括：底部选择栅极；底部选择栅极上方的板线；板线上方的字线；延伸穿过底部选择栅极、板线和字线的柱；柱下方的源极线；柱上方的漏极帽；以及形成在漏极帽上方的位线。方法可以包括将第一正电压偏置施加到底部选择栅极并且将第二正电压偏置施加到字线。方法还可以包括在字线达到第二正电压偏置之后将第三正电压偏置施加到位线。方法还可以包括将接地电压施加到字线及将接地电压施加到位线。
垂直存储器器件及其操作方法

[发明专利]具有交错布局中的垂直晶体管的存储器器件-CN202180004117.5在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H10B43/35 文献下载
摘要：在某些方面中，一种存储器器件包括存储器单元的阵列、多条字线和多个缝隙结构。每个存储器单元包括垂直晶体管和耦合到垂直晶体管的存储单元。存储器单元的阵列在第一方向上以行布置并且在第二方向上以列布置。在平面图中，两个相邻行的存储器单元彼此交错，并且两个相邻列的存储器单元彼此交错。每条字线在第二方向上延伸。每个缝隙结构在第二方向上延伸并且在第一方向上将多条字线中的两条相邻字线分离。
具有交错布局中的垂直晶体管存储器器件

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180004082.5在审
发明人：杨涛;赵冬雪;杨远程;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H01L29/786 文献下载
摘要：在某些方面中，一种存储器器件包括垂直晶体管、存储单元、位线和主体线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且耦合到第二端子。第二端子是源极和漏极中的另一者。主体线耦合到半导体主体的沟道部分。
具有垂直晶体管存储器器件及其形成方法

[发明专利]具有垂直晶体管和堆叠存储单元的存储器器件及其形成方法-CN202180004073.6在审
发明人：赵冬雪;杨涛;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H10B12/00 文献下载
摘要：在某些方面中，一种存储器器件包括：垂直晶体管，垂直晶体管包括在第一方向上延伸的半导体主体；堆叠体结构，堆叠体结构包括各自垂直于第一方向延伸的交错的电介质层和导电层；电极层，电极层包括导电材料并且耦合到半导体主体的第一端部；以及存储层，存储层在电极层之上。电极层和存储层在第一方向上延伸穿过堆叠体结构。
具有垂直晶体管堆叠存储单元存储器器件及其形成方法

[发明专利]具有垂直晶体管的存储器器件及其形成方法-CN202180004074.0在审
发明人：杨涛;赵冬雪;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-31 - 公布日： 2023-07-04 - 主分类号： H01L29/786 文献下载
摘要：在某些方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的一个侧面或一些侧面上，而非半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。
具有垂直晶体管存储器器件及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 490 条