[发明专利]非挥发性内存控制电路及其控制方法有效

专利信息
申请号: 01109547.4 申请日: 2001-03-30
公开(公告)号: CN1378289A 公开(公告)日: 2002-11-06
发明(设计)人: 陈伟梵;俞大立 申请(专利权)人: 华邦电子股份有限公司
主分类号: H01L27/115 分类号: H01L27/115;H01L21/8247;G11C16/02
代理公司: 北京纪凯知识产权代理有限公司 代理人: 程伟
地址: 中国*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种非挥发性内存控制电路。此电路适用于具有源极、漏极、控制栅、以及基体极的非挥发性存储单元,包括电压源、第一电荷泵电路、字符线开关、第二电荷泵电路、源极开关、第三电荷泵电路、以及基体极开关。第一、第二、第三电荷泵电路是连接该电压源,分别产生第一正电压、第二正电压、以及第一负电压。字符线开关是选择电压源或第一正电压中及于控制闸,源极开关是选择接地电位或第二正电压及于源极,基体极开关则选择接地电位或第一负电压及于基体极。当于抹除操作下,提供第一正电压正电压至控制栅,而提供第一负电压至基体极。
搜索关键词: 挥发性 内存 控制电路 及其 控制 方法
【主权项】:
1.一种非挥发性内存控制电路,适用于具有一源极、一漏极、一控制栅、以及一基体极的一非挥发性存储单元;该非挥发性内存控制电路包括:一电压源;一第一电荷泵电路,连接该电压源升压产生一第一正电压;一字符线开关,选择该电压源和该第一正电压中的一者及于该控制栅;一第二电荷泵电路,连接该电压源升压产生一第二正电压;一源极开关,选择一接地电位和该第二正电压中的一者及于该源极;一第三电荷泵电路,连接该电压源产生一第一负电压;以及一基体极开关,选择该接地电位和该第一负电压中的一者及于该基体极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/01109547.4/,转载请声明来源钻瓜专利网。

同类专利
  • 包含体育场结构的微电子装置及相关的存储器装置和电子系统-202180028999.9
  • 罗双强;N·M·洛梅利 - 美光科技公司
  • 2021-02-18 - 2022-12-30 - H01L27/11578
  • 一种微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层,及掩蔽结构。所述堆叠结构具有层,所述层各自包括导电结构及绝缘结构。所述体育场结构包括前向楼梯结构、反向楼梯结构及中心区域,所述中心区域水平地插置在所述前向楼梯结构与所述反向楼梯结构之间。所述源极层包括离散导电结构,所述离散导电结构在所述体育场结构的所述中心区域的水平边界内且通过介电材料彼此水平地分开。所述掩蔽结构经局限在所述体育场结构的所述中心区域的所述水平边界内,且垂直地插置在所述源极层与所述堆叠结构之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。本发明还描述额外装置及电子系统。
  • 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-202180034733.5
  • J·D·格林利;J·D·霍普金斯 - 美光科技公司
  • 2021-05-13 - 2022-12-30 - H01L27/11575
  • 一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层。横向间隔开的存储器块区形成,且个别地包括在所述导体层正上方包括交替的第一层和第二层的竖直堆叠。存储器单元的沟道材料串延伸穿过所述第一层和所述第二层。水平伸长线形成于所述横向间隔开的存储器块区之间的所述导体材料中。所述水平伸长线具有与横向位于所述水平伸长线之间的所述导体材料的上部部分不同的组成。在所述水平伸长线形成之后,所述第一层中的最下部者的导电材料形成,所述导电材料将所述沟道材料串中的个别者的沟道材料和所述导体层的所述导体材料直接电耦合在一起。本文公开了其它实施例,包含独立于方法的结构。
  • 半导体存储器装置-202210040821.2
  • 饭岛夏来 - 铠侠股份有限公司
  • 2022-01-14 - 2022-12-30 - H01L27/11521
  • 根据实施例的半导体存储器装置包含:第一导电层;堆叠体,其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层,并且包含台阶部分,在所述台阶部分中所述多个第二导电层成梯台;以及板状部分,其包含第三导电层,所述第三导电层在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到存储器区域,所述板状部分在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体。所述板状部分在所述台阶部分中包含在所述第一方向上间断地布置的多个触点部分,所述多个触点部分穿透所述堆叠体并与所述第一导电层连接。
  • 半导体存储器装置及其制造方法-202210093821.9
  • 吴在永;李东奂;崔殷硕 - 爱思开海力士有限公司
  • 2022-01-26 - 2022-12-30 - H01L27/11582
  • 本申请涉及半导体存储器装置及其制造方法。一种半导体存储器装置及其制造方法,该半导体存储器装置包括:在基板上的栅极层叠物,该栅极层叠物包括在垂直方向上交替层叠的层间绝缘层和导电图案;沟道结构,其穿过栅极层叠物并且具有突出到栅极层叠物上方的上端部;存储器层,其围绕沟道结构的侧壁;以及源极层,其形成在栅极层叠物上。沟道结构包括在沟道结构的中央区域中在垂直方向上延伸的芯绝缘层以及围绕芯绝缘层的侧壁的沟道层,沟道层形成为在垂直方向上低于芯绝缘层和存储器层。
  • 集成电路器件-202210340041.X
  • 廉泾植;郑永天;李龙圭 - 三星电子株式会社
  • 2022-03-30 - 2022-12-30 - H01L27/11524
  • 一种集成电路包括:源极区域,布置在衬底的上部中;一对分栅结构,分别在源极区域的相对侧上,其中,所述一对分栅结构中的每一个包括浮栅电极层以及设置在浮栅电极层上的控制栅电极层;擦除栅结构,在源极区域上位于所一对分栅结构之间,并包括擦除栅电极层;一对选择栅结构,分别在一对分栅结构的外侧壁上;以及一对栅极间隔物,其中,每个栅极间隔物设置在一对分栅结构中的一个分栅结构与一对选择栅结构中的一个选择栅结构之间,包括第一栅极间隔物和设置在第一栅极间隔物上的第二栅极间隔物,还设置在一对分栅结构中的所述一个分栅结构的外侧壁上,以及所述第二栅极间隔物的最下端位于比浮栅电极层的上表面低的高度处。
  • 闪存器件的制作方法-202211196893.2
  • 何建禹;张广冰 - 华虹半导体(无锡)有限公司
  • 2022-09-29 - 2022-12-30 - H01L27/11517
  • 本申请公开了一种闪存器件的制作方法,包括:提供一衬底,衬底上从下而上依次形成有耦合氧化层、浮栅多晶硅层、第一ONO层以及控制栅多晶硅层,控制栅多晶硅层上形成有硬掩模层,硬掩模层中形成有沟槽,沟槽底部的控制栅多晶硅层暴露;形成隔离层;进行刻蚀,去除硬掩模层顶部和沟槽底部预定区域的隔离层,使预定区域的控制栅多晶硅层暴露,剩余的隔离层位于沟槽侧壁;进行刻蚀,去除隔离层之间的控制栅多晶硅层和第二氧化层,使隔离层之间的第一氮化层暴露;通过RTO工艺形成第三氧化层;形成第二氮化层;进行刻蚀,去除沟槽底部的第二氮化层、第一氮化层,以及硬掩模层上方的第二氮化层;形成第四氧化层。
  • 增大闪存器件ILD填充工艺窗口的方法-202211165379.2
  • 王会一;程国庆 - 华虹半导体(无锡)有限公司
  • 2022-09-23 - 2022-12-27 - H01L27/11517
  • 本发明提供一种增大闪存器件ILD填充工艺窗口的方法,方法包括:提供一半导体结构,包括半导体衬底、栅介质层、字线多晶硅、浮栅及控制栅;于半导体结构的表面形成氧化层,并于氧化层的表面形成氮化层;通过刻蚀工艺刻蚀氮化层及氧化层以于浮栅、控制栅、中间介质层及字线侧墙的外侧形成第一侧墙;利用第一湿法清洗工艺对形成有第一侧墙的半导体结构进行清洗;对半导体衬底进行离子注入以于第一侧墙的两侧形成源区及漏区;利用第二湿法清洗工艺对形成有源区及漏区的半导体结构进行清洗。通过本发明解决了现有的闪存器件在ILD填充过程中产生空洞缺陷的问题。
  • 半导体存储器装置-202210154268.5
  • 川口元气 - 铠侠股份有限公司
  • 2022-02-18 - 2022-12-27 - H01L27/11524
  • 根据一个实施例,一种半导体存储器装置包含:衬底,其沿第一方向及第二方向扩展;多个导电层,其沿第三方向布置成在其之间隔开一距离,所述导电层包含第一导电层,且各自包含第一部分及沿所述第二方向与所述第一部分一起布置的第二部分,并且包含经设置以便沿所述第三方向不与上部导电层重叠的平台部分;第一绝缘部分,其设置于所述第一部分与所述第二部分之间;及第一绝缘层,其沿所述第二方向与所述第一导电层的所述第一部分布置成在其之间插置有所述第一绝缘部分。
  • 改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法-202211246952.2
  • 王德鑫;马强;米琳;宁威;高骏;吴志涛;韩笑 - 华虹半导体(无锡)有限公司
  • 2022-10-12 - 2022-12-27 - H01L27/115
  • 本申请提供一种改善字线多晶硅层研磨后硬掩模层厚度均匀性的方法,包括:提供一衬底,衬底分为核心区和外围区,核心区上形成有多个闪存栅结构;沉积硬掩模层,覆盖核心区和外围区;刻蚀硬掩模层,在核心区的硬掩模层中形成多个条状沟槽;沉积字线多晶硅层,覆盖硬掩模层并填满多个条状沟槽;研磨字线多晶硅层和硬掩模层至硬掩模层的厚度比预定厚度多出预留部分时终止;实施浸泡工艺去除硬掩模层的预留部分。通过先将硬掩模层研磨至比预定厚度多出预留部分再实施浸泡工艺去除该预留部分的方式,提高字线多晶硅层研磨后硬掩模层厚度的均匀性,减少后续刻蚀硬掩模层时硬掩模层的残留。
  • 半导体装置和包括其的数据存储系统-202210692352.2
  • 姜相敏;金廷奂 - 三星电子株式会社
  • 2022-06-17 - 2022-12-27 - H01L27/11524
  • 提供了半导体装置和包括其的数据存储系统。所述半导体装置包括:衬底;栅电极,所述栅电极彼此间隔开并沿垂直于所述衬底的上表面的方向堆叠;第一水平导电层和第二水平导电层,所述第一水平导电层和所述第二水平导电层依次堆叠在所述衬底与所述栅电极之间;和沟道结构,所述沟道结构穿过所述栅电极并垂直延伸,并且包括与所述第一水平导电层接触的沟道层,其中,所述沟道层在所述栅电极当中的最下面的栅电极的下表面所位于的第一水平高度的下方具有直径减小的区域,并且所述沟道结构还包括金属硅化物区,所述金属硅化物区位于所述第一水平高度下方并且与所述沟道层接触地位于所述沟道结构中。
  • 半导体组件及其形成方法-202110706635.3
  • 王裕隆;蔡耀庭;陈建廷;卫远皇 - 华邦电子股份有限公司
  • 2021-06-24 - 2022-12-27 - H01L27/11517
  • 本发明提供一种半导体组件,包括:衬底、多个第一栅极结构以及保护结构。衬底包括第一区与第二区。第一栅极结构配置在第一区的衬底上。保护结构共形地覆盖与第二区相邻的多个第一栅极结构中的一者的侧壁。保护结构包括下部以及配置在下部上的上部。下部与上部具有不同介电材料。另提供一种半导体组件的形成方法。
  • 闪存器件及其制造方法-202211202226.0
  • 周海洋;沈思杰 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-27 - H01L27/11521
  • 本发明提供了一种闪存器件及其制造方法,所述闪存器件的衬底上设置有字线,所述字线的两侧设置有垂直堆叠的浮栅、层间介质层和控制栅,所述控制栅上设置有第一侧墙,且所述第一侧墙的材料与所述控制栅的材料相同,所述控制栅和所述字线之间设置有第二侧墙,所述浮栅和所述字线之间设置有第三侧墙。本发明通过设置材料相同的第一侧墙与控制栅,减少或避免第一侧墙可能受到的刻蚀损伤,从而避免第一侧墙与控制栅层的交界处形成台阶,进而维持闪存器件的击穿电压。进一步地,所述闪存器件的第一侧墙上设置有金属硅化物层,降低了控制栅的接触电阻,有利于提高闪存器件的读取速度。
  • 闪存器件及其制造方法-202211202234.5
  • 周海洋;沈思杰 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-27 - H01L27/11521
  • 本发明提供了一种闪存器件及其制造方法,所述闪存器件的衬底上设置有字线,字线两侧设置有垂直堆叠的浮栅、层间介质层和控制栅,所述控制栅上设置有第一侧墙,所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构,所述控制栅和所述字线之间设置有第二侧墙,所述浮栅和所述字线之间设置有第三侧墙。本发明将第一侧墙设置为氧化硅层和氮化硅层堆叠而成的叠层结构,通过第一侧墙中氧化硅层暴露的面积减小所述氧化硅层受到的湿法刻蚀损伤,从而避免第一侧墙与控制栅层的交界处形成台阶,进而维持闪存器件的击穿电压。此外,本发明采用干法刻蚀工艺去除开口下方的层间介质层,进一步减小第一侧墙的湿法刻蚀损伤,以提高闪存器件的性能。
  • 闪存器件的制造方法-202211203938.4
  • 张连宝 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-27 - H01L27/11521
  • 本发明提供了一种闪存器件的制造方法,在衬底上依次形成有浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层,并在开口的侧壁上形成第一侧墙;通过第一刻蚀工艺在开口暴露的控制栅层中形成凹陷,以使第一侧墙的靠近开口一侧的底部与控制栅层之间出现间隙;通过第二刻蚀工艺去除开口暴露的控制栅层及其下方的层间介质层;形成填满间隙的第二侧墙;去除开口暴露的浮栅层,并在开口内形成字线;去除硬掩膜层及其下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。本发明在开口暴露的控制栅层中形成凹陷,使后续形成的控制栅的顶角圆滑,提高了第二侧墙的厚度均匀性,从而避免控制栅和字线之间的隔离失效,确保闪存器件的正常运行。
  • 一种三维存储器及其制备方法-202110326987.6
  • 张中;张坤;周文犀 - 长江存储科技有限责任公司
  • 2021-03-26 - 2022-12-27 - H01L27/11521
  • 一种三维存储器的制备方法,包括:在衬底上设置包括多个阶梯台阶的叠层结构;形成覆盖每个阶梯台阶顶面和侧壁的缓冲层;去除覆盖每个阶梯台阶侧壁的缓冲层,并在阶梯台阶上方形成介质层;以及去除栅极牺牲层,并去除每个阶梯台阶顶面的缓冲层;在去除栅极牺牲层所形成的空间内填充导电材料以形成栅极层;以及在去除缓冲层所形成的空间填充导电材料以形成浮动接触结构。一种三维存储器,包括:衬底;具有多个阶梯台阶的叠层结构;浮动接触结构,位于每个阶梯台阶的顶面,并通过将形成在阶梯台阶顶面的缓冲层置换为导电材料而形成;以及介质层,位于阶梯台阶和浮动接触结构上方,其中,浮动接触结构与上一阶梯台阶的侧壁之间由介质层间隔开。
  • 三维存储器及其制备方法-202211286423.5
  • 严龙翔;杨川;彭爽爽;刘思敏 - 长江存储科技有限责任公司
  • 2020-03-19 - 2022-12-23 - H01L27/11524
  • 本申请公开了一种三维存储器及其制备方法,三维存储器包括:堆叠层;源极,穿过所述堆叠层;所述源极包括第一多晶硅层和第二多晶硅层;所述第一多晶硅层和所述第二多晶硅层的P掺杂浓度不同。本申请在ACS形成工艺中,有效地解决了源极内形成缝隙的问题,从而较好地满足后续工艺的要求,极大地提升了结构可靠性。而且,本申请还通过掺杂不同浓度的P的方式来有效地调整晶圆翘曲度,以使得晶圆翘曲度符合相应的工艺规范标准,从而较好地满足后续键合工艺的要求。
  • 铁电存储器的制造方法-202110698526.1
  • 陶谦 - 无锡拍字节科技有限公司
  • 2021-06-23 - 2022-12-23 - H01L27/11502
  • 本发明提供了一种铁电存储器的制造方法,包括对经过检测的基片进行高温烘烤。本发明的铁电存储器的制造方法中,控制所述高温烘烤的温度为350‑600摄氏度,烘烤时间为5‑60分钟,可以有效去除铁电存储芯片的印记现象,提高铁电存储器的稳定性。
  • 半导体存储装置-202210008957.5
  • 佐藤弘康 - 铠侠股份有限公司
  • 2022-01-06 - 2022-12-23 - H01L27/1157
  • 本发明的实施方式提供一种能够较好地制造的半导体存储装置。实施方式的半导体存储装置具备:衬底;多个第1导电层及多个第1绝缘层,交替排列于与衬底交叉的第1方向;第1半导体层,在第1方向延伸,与多个第1导电层及多个第1绝缘层对向;第1电荷存储层,设置于多个第1导电层及第1半导体层之间;及第2半导体层,连接于第1半导体层的第1方向的一端部。多个第1绝缘层中的至少一部分包含第1元素,第1元素是磷(P)、砷(As)、碳(C)及氬(Ar)中的至少1个。
  • 半导体装置和包括该半导体装置的数据存储系统-202210679715.9
  • 黄盛珉;沈载株;朴凤泰;郑泰哲;崔钟允 - 三星电子株式会社
  • 2022-06-15 - 2022-12-23 - H01L27/11519
  • 公开了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括:基底;栅电极,在垂直于基底的上表面的第一方向上堆叠并彼此间隔开;分离区域,穿透栅电极,沿垂直于第一方向的第二方向延伸,并且在垂直于第一方向和第二方向的第三方向上彼此间隔开;沟道结构,沿第三方向布置成列,沿第二方向布置成行,并且在分离区域之间穿透栅电极;以及位线,在沟道结构上沿第三方向延伸。沟道结构包括第一组沟道结构,第一组沟道结构重复布置并且包括以第一节距和小于第一节距的第二节距依次布置的三个列,并且位线在第二方向上以小于第二节距的至少一个节距布置。
  • 一种半导体器件及其制造方法-202211153862.9
  • 刘小欣;霍宗亮 - 长江存储科技有限责任公司
  • 2022-09-21 - 2022-12-20 - H01L27/11529
  • 本公开实施例提供了一种半导体器件,包括:第一半导体结构,所述第一半导体结构包括第一衬底和设于所述第一衬底上的第一外围电路;所述第一外围电路包括多个垂直晶体管,每个所述垂直晶体管包括:位于所述第一衬底内的垂直栅极结构,所述垂直栅极结构的至少一侧形成有沟道区;以及源极和漏极,所述源极和漏极分别位于所述沟道区沿所述第一衬底厚度方向的相对的两侧。
  • 闪存结构的形成方法-202211137969.4
  • 曹子贵 - 上海华虹宏力半导体制造有限公司
  • 2022-09-19 - 2022-12-20 - H01L27/11517
  • 一种闪存结构的形成方法,包括:初始控制栅之间具有控制栅开口,牺牲层之间具有暴露出控制栅开口的牺牲开口,第一侧墙位于牺牲开口侧壁;在控制栅开口和牺牲开口暴露出的初始控制栅结构侧壁形成第一介质层、位于第一介质层侧壁的初始第二侧墙和位于初始第二侧墙侧壁的第二介质层,初始第二侧墙的材料不同于第一介质层和第二介质层的材料;刻蚀初始第二侧墙,直到初始第二侧墙顶部表面低于初始控制栅结构顶部表面,以形成第二侧墙;形成第二侧墙之后,刻蚀浮栅材料层,直到暴露出衬底,以形成过渡浮栅,过渡浮栅之间具有浮栅开口;在控制栅开口、牺牲开口和浮栅开口内形成擦除栅结构,提高了工艺窗口和器件性能的稳定性。
  • 半导体装置及包括其的数据存储系统-202210664194.X
  • 金俊锡;权烔辉;金基雄;闵忠基;片荣范;黄昌善 - 三星电子株式会社
  • 2022-06-13 - 2022-12-20 - H01L27/11524
  • 提供了半导体装置和数据存储系统。半导体装置包括:衬底;第一堆叠结构,所述第一堆叠结构包括位于所述衬底上的第一栅电极;以及第二堆叠结构,所述第二堆叠结构位于所述第一堆叠结构上;其中,所述第一堆叠结构包括第一下阶梯区域、第二下阶梯区域和第三下阶梯区域,所述第二堆叠结构包括第一上阶梯区域、第二上阶梯区域、第三上阶梯区域以及穿透所述第二堆叠结构并且位于所述第一下阶梯区域至所述第三下阶梯区域上的至少一个穿通部分,所述第一下阶梯区域具有与所述第一上阶梯区域的形状相同的形状,所述第二下阶梯区域具有与所述第二上阶梯区域的形状相同的形状,并且所述第三下阶梯区域具有与所述第三上阶梯区域的形状相同的形状。
  • 半导体器件以及包括该半导体器件的电子系统-202210684684.6
  • 李东镇;林濬熙;金鹤善;孙洛辰;金政垠;闵柱盛;李昌宪 - 三星电子株式会社
  • 2022-06-16 - 2022-12-20 - H01L27/11529
  • 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括:包括外围电路的下部水平层;和提供在下部水平层上的上部水平层,该上部水平层包括垂直地延伸的存储单元串,其中下部水平层包括:第一基板;器件隔离层,限定第一基板的第一有源区;以及第一栅极结构,包括依次堆叠在第一有源区上的第一栅极绝缘图案、第一导电图案、第一金属图案和第一覆盖图案,其中第一导电图案包括掺杂的半导体材料,器件隔离层覆盖第一导电图案的第一侧表面,并且第一金属图案包括在第一导电图案上的第一主体部分。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top