专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果802个,建议您升级VIP下载更多相关专利
  • [发明专利]集成电路器件-CN202210340041.X在审
  • 廉泾植;郑永天;李龙圭 - 三星电子株式会社
  • 2022-03-30 - 2022-12-30 - H01L27/11524
  • 一种集成电路包括:源极区域,布置在衬底的上部中;一对分栅结构,分别在源极区域的相对侧上,其中,所述一对分栅结构中的每一个包括浮栅电极层以及设置在浮栅电极层上的控制栅电极层;擦除栅结构,在源极区域上位于所一对分栅结构之间,并包括擦除栅电极层;一对选择栅结构,分别在一对分栅结构的外侧壁上;以及一对栅极间隔物,其中,每个栅极间隔物设置在一对分栅结构中的一个分栅结构与一对选择栅结构中的一个选择栅结构之间,包括第一栅极间隔物和设置在第一栅极间隔物上的第二栅极间隔物,还设置在一对分栅结构中的所述一个分栅结构的外侧壁上,以及所述第二栅极间隔物的最下端位于比浮栅电极层的上表面低的高度处。
  • 集成电路器件
  • [发明专利]半导体存储器装置-CN202210154268.5在审
  • 川口元气 - 铠侠股份有限公司
  • 2022-02-18 - 2022-12-27 - H01L27/11524
  • 根据一个实施例,一种半导体存储器装置包含:衬底,其沿第一方向及第二方向扩展;多个导电层,其沿第三方向布置成在其之间隔开一距离,所述导电层包含第一导电层,且各自包含第一部分及沿所述第二方向与所述第一部分一起布置的第二部分,并且包含经设置以便沿所述第三方向不与上部导电层重叠的平台部分;第一绝缘部分,其设置于所述第一部分与所述第二部分之间;及第一绝缘层,其沿所述第二方向与所述第一导电层的所述第一部分布置成在其之间插置有所述第一绝缘部分。
  • 半导体存储器装置
  • [发明专利]半导体装置和包括其的数据存储系统-CN202210692352.2在审
  • 姜相敏;金廷奂 - 三星电子株式会社
  • 2022-06-17 - 2022-12-27 - H01L27/11524
  • 提供了半导体装置和包括其的数据存储系统。所述半导体装置包括:衬底;栅电极,所述栅电极彼此间隔开并沿垂直于所述衬底的上表面的方向堆叠;第一水平导电层和第二水平导电层,所述第一水平导电层和所述第二水平导电层依次堆叠在所述衬底与所述栅电极之间;和沟道结构,所述沟道结构穿过所述栅电极并垂直延伸,并且包括与所述第一水平导电层接触的沟道层,其中,所述沟道层在所述栅电极当中的最下面的栅电极的下表面所位于的第一水平高度的下方具有直径减小的区域,并且所述沟道结构还包括金属硅化物区,所述金属硅化物区位于所述第一水平高度下方并且与所述沟道层接触地位于所述沟道结构中。
  • 半导体装置包括数据存储系统
  • [发明专利]三维存储器及其制备方法-CN202211286423.5在审
  • 严龙翔;杨川;彭爽爽;刘思敏 - 长江存储科技有限责任公司
  • 2020-03-19 - 2022-12-23 - H01L27/11524
  • 本申请公开了一种三维存储器及其制备方法,三维存储器包括:堆叠层;源极,穿过所述堆叠层;所述源极包括第一多晶硅层和第二多晶硅层;所述第一多晶硅层和所述第二多晶硅层的P掺杂浓度不同。本申请在ACS形成工艺中,有效地解决了源极内形成缝隙的问题,从而较好地满足后续工艺的要求,极大地提升了结构可靠性。而且,本申请还通过掺杂不同浓度的P的方式来有效地调整晶圆翘曲度,以使得晶圆翘曲度符合相应的工艺规范标准,从而较好地满足后续键合工艺的要求。
  • 三维存储器及其制备方法
  • [发明专利]半导体装置及包括其的数据存储系统-CN202210664194.X在审
  • 金俊锡;权烔辉;金基雄;闵忠基;片荣范;黄昌善 - 三星电子株式会社
  • 2022-06-13 - 2022-12-20 - H01L27/11524
  • 提供了半导体装置和数据存储系统。半导体装置包括:衬底;第一堆叠结构,所述第一堆叠结构包括位于所述衬底上的第一栅电极;以及第二堆叠结构,所述第二堆叠结构位于所述第一堆叠结构上;其中,所述第一堆叠结构包括第一下阶梯区域、第二下阶梯区域和第三下阶梯区域,所述第二堆叠结构包括第一上阶梯区域、第二上阶梯区域、第三上阶梯区域以及穿透所述第二堆叠结构并且位于所述第一下阶梯区域至所述第三下阶梯区域上的至少一个穿通部分,所述第一下阶梯区域具有与所述第一上阶梯区域的形状相同的形状,所述第二下阶梯区域具有与所述第二上阶梯区域的形状相同的形状,并且所述第三下阶梯区域具有与所述第三上阶梯区域的形状相同的形状。
  • 半导体装置包括数据存储系统
  • [发明专利]半导体存储装置-CN202210066035.X在审
  • 中塚圭祐 - 铠侠股份有限公司
  • 2022-01-20 - 2022-12-16 - H01L27/11524
  • 本发明的一实施方式提供一种能够抑制芯片面积的增加的半导体存储装置。根据实施方式,半导体存储装置包含第1存储器单元阵列(11_1)、与第2存储器单元阵列(11_2)。第1存储器单元阵列包含:第1半导体(123),连接第1存储器单元(MC)及第1选择晶体管(ST1);第1字线(WL);第1选择栅极线(SGD);及第1位线(BL),连接于第1半导体。第2存储器单元阵列包含:第2半导体(123),在第1方向延伸,连接第2存储器单元(MC)及第2选择晶体管(ST1);第2字线(WL);第2选择栅极线(SGD);及第2位线(BL),连接于第2半导体。第1字线与第2字线电连接。第1选择栅极线与第2选择栅极线未电连接。
  • 半导体存储装置
  • [发明专利]提升器件可靠性的BEOL的工艺结构和方法-CN202210973782.1在审
  • 谭国志 - 上海华力集成电路制造有限公司
  • 2022-08-15 - 2022-12-16 - H01L27/11524
  • 本发明公开了一种提升器件可靠性的BEOL的工艺结构,包括:半导体器件的底层结构,底层结构包括底层铜层和底层层间膜,底层铜层镶嵌在所述底层层间膜中。顶层铜扩散阻挡层覆盖在底层结构的顶部表面。顶层铜扩散阻挡层包括依次叠加的CuSiN薄膜、掺氮碳化硅薄膜和氮化硅薄膜;利用CuSiN薄膜和掺氮碳化硅薄膜提升顶层铜扩散阻挡层和底层铜层的黏附能力,从而提高器件的EM性能;利用氮化硅薄膜改善器件的TDDB性能。本发明还公开了一种提升器件可靠性的BEOL的工艺方法。本发明能同时改善器件的EM性能和TDDB性能。
  • 提升器件可靠性beol工艺结构方法
  • [发明专利]具有阻挡结构的存储器件及其制备方法-CN201911147935.1有效
  • 王永庆;陈赫;董金文;王博;伍术;华子群 - 长江存储科技有限责任公司
  • 2019-11-21 - 2022-12-16 - H01L27/11524
  • 本发明提供一种具有阻挡结构的存储器件及其制备方法,该方法包括:提供第一晶圆及第二晶圆,第一晶圆包括第一晶圆键合面,第一晶圆包含存储单元阵列,存储单元阵列包括至少一个沟道柱,第二晶圆包括第二晶圆键合面,第二晶圆包含外围电路;于第一晶圆中和/或第二晶圆中嵌入氢阻挡层,其中,氢阻挡层形成于靠近第一晶圆键合面和/或靠近第二晶圆键合面;通过第一晶圆键合面及第二晶圆键合面键合第一晶圆及第二晶圆;在氢气氛下进行退火。该氢阻挡层可有效阻挡退火时产生的游离氢扩散进入所述第二晶圆内的外围电路结构中,降低对外围电路结构的不良影响,提高外围电路结构的可靠性。
  • 具有阻挡结构存储器件及其制备方法
  • [发明专利]半导体存储器装置和制造半导体存储器装置的方法-CN202210650009.1在审
  • 金承允;千相勳;韩智勳 - 三星电子株式会社
  • 2022-06-09 - 2022-12-13 - H01L27/11524
  • 提供了半导体存储器装置和制造半导体存储器装置的方法。所述半导体存储器装置包括:单元单位,包括堆叠结构和穿过堆叠结构的沟道结构,堆叠结构位于基底上,堆叠结构包括至少一个串选择栅极和多个单元栅极;单元分隔结构,在第一方向上使单元单位分离;以及栅极切割结构,在相邻的单元分隔结构之间对单元单位内的区域进行限定。单元单位包括:第一区域,被限定在第一单元分隔结构与第一栅极切割结构之间;以及第二区域,被限定在第一栅极切割结构与第二栅极切割结构之间。所述至少一个串选择栅极在第二区域中由导电材料占据的区域的比率比至少一个单元栅极在第二区域中由导电材料占据的区域的比率大。
  • 半导体存储器装置制造方法
  • [发明专利]半导体器件和包括该半导体器件的数据存储系统-CN202210596770.1在审
  • 白石千;权美览;徐晟准;孙荣晥 - 三星电子株式会社
  • 2022-05-27 - 2022-12-06 - H01L27/11524
  • 提供半导体器件和包括该半导体器件的数据存储系统。半导体器件包括:第一衬底;电路元件;下互连线;第二衬底;栅电极,堆叠在第二衬底上以在第一方向上彼此间隔开并且形成第一堆叠结构和第二堆叠结构;沟道结构,穿透栅电极;以及第一接触插塞和第二接触插塞,分别穿透第一堆叠结构和第二堆叠结构,并且连接到栅电极。第一堆叠结构具有第一焊盘区域,在第一焊盘区域中栅电极分别比上栅电极延伸得更远,并且分别连接到第一接触插塞。第二堆叠结构具有第二焊盘区域,在第二焊盘区域中栅电极分别比上栅电极延伸得更远,并且分别连接到第二接触插塞。第一焊盘区域和第二焊盘区域相对于彼此偏移以便在第一方向上彼此不交叠。
  • 半导体器件包括数据存储系统
  • [发明专利]半导体结构、三维存储器及制备方法-CN202010000511.9有效
  • 孙中旺;苏睿;周文犀;夏志良 - 长江存储科技有限责任公司
  • 2020-01-02 - 2022-12-02 - H01L27/11524
  • 本发明提供一种半导体结构、三维存储器及各自的制备方法,半导体结构的制备方法包括:提供半导体衬底,于半导体衬底上形成叠层结构,叠层结构包括沿X方向划分的存储区及连接区,连接区至少包括第一连接分区及第二连接分区,对第一连接分区的叠层结构进行预设层级数的预设刻蚀,再对第一连接分区剩余的叠层结构进行同步刻蚀,对第二连接分区的叠层结构进行同步刻蚀,得到待形成台阶。本法发明采用预设刻蚀(chop)以及同步刻蚀(trim and etch)相结合的工艺,降低了器件制备的工艺难度减少了掩膜版数量,结合X方向及Y方向的刻蚀实现了需要台阶的制备,切断了Y方向上阶梯的连续性,改善了材料的应力和膨胀,提高了器件的稳定性。
  • 半导体结构三维存储器制备方法
  • [实用新型]半导体存储装置-CN202221701453.3有效
  • 中木宽;石月惠 - 铠侠股份有限公司
  • 2022-07-01 - 2022-12-02 - H01L27/11524
  • 实施方式提供集成性高的半导体存储装置。实施方式的半导体存储装置具有层叠体、多条位线以及多个柱状体。多条位线包括第1位线、第2位线、第3位线以及第4位线。多个柱状体包括第1柱状体、第2柱状体、第3柱状体、第4柱状体、第5柱状体、第6柱状体、第7柱状体以及第8柱状体。第1柱状体与第1位线电连接。第2柱状体与第3位线电连接。第3柱状体与第2位线电连接。第4柱状体与第4位线电连接,第5柱状体与第2位线电连接。第6柱状体与第4位线电连接。第7柱状体与第1位线电连接。第8柱状体与第3位线电连接。
  • 半导体存储装置
  • [发明专利]3D存储器件及其制造方法-CN202010002017.6有效
  • 苏睿;孙中旺;王迪;周文犀;夏志良 - 长江存储科技有限责任公司
  • 2020-01-02 - 2022-11-29 - H01L27/11524
  • 本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括:在衬底上方形成第一叠层结构;形成穿过第一叠层结构的第一沟道孔;形成覆盖第一沟道孔的内表面的第一替换层;在第一叠层结构上形成第二叠层结构;形成穿过第二叠层结构的第二沟道孔,第二沟道孔与第一沟道孔连通,第一沟道孔的顶端至少有部分在径向上突出于第二沟道孔的底端;形成覆盖第二沟道孔的内表面的第二替换层;以及同步将第一替换层与第二替换层分别转化为第一阻挡氧化层与第二阻挡氧化层,其中,第一阻挡氧化层与第二阻挡氧化层一体成型,从而消除了3D存储器件上下沟道的编程/擦除(PGM/ERS)速度差。
  • 存储器件及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top