“徐志安”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果263个，建议您升级VIP下载更多相关专利

[发明专利]一种超声成像设备及方法-CN201911351007.7有效
发明人： 徐志安;张燕来;李雷;侯杰贤;王渊 -专利权人：深圳迈瑞生物医疗电子股份有限公司
申请日： 2019-12-24 - 公布日： 2023-10-27 - 主分类号： A61B8/00 文献下载
摘要：本发明提供了一种超声成像设备及方法，设备包括：线阵探头；发射电路，激励探头向目标对象发射第一超声波束和第二超声波束；接收电路，控制线阵探头接收从目标对象返回的第一超声回波信号和第二超声回波信号；处理器，处理第一超声回波信号以获得扩展灰度图像，以及处理第二超声回波信号以获得彩色血流图像，其中至少部分的彩色血流图像位于扩展灰度图像的任一扩展区域；以及显示器，显示扩展灰度图像以及彩色血流图像。根据本发明的超声成像设备及方法，扩展了彩色血流图像的扫描区域，避免彩色血流成像受到探头及其扫描方式的限制，提高了彩色血流成像的效率。
一种超声成像设备方法

[实用新型]半导体结构-CN202320855318.2有效
发明人：蔡昕翰;廖湘如;李易伦;洪正隆;张文;徐志安;洪若珺;李致葳;陈嘉伟 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-17 - 公布日： 2023-10-20 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构，在沉积钌之后，退火金属栅极及/或中段结构的钌以减少甚至消除缝隙。由于退火减少或移除沉积的钌中的缝隙，金属栅极及/或中断结构的电阻降低而增加电性效能。此外对金属栅极而言，退火可产生更一致的沉积轮廓，其可使时间控制的蚀刻工艺产生更一致的栅极高度。如此一来，蚀刻后的更多金属栅极可作用，其可在制造电子装置时增加良率。
半导体结构

[发明专利]包括背面电源过孔的半导体器件及其形成方法-CN202310077425.1在审
发明人：郑柏贤;吴振诚;李资良;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-10-03 - 主分类号： H01L27/092 文献下载
摘要：本公开涉及包括背面电源过孔的半导体器件及其形成方法。公开了形成过孔的方法和包括所述过孔的半导体器件，所述过孔用于将源极/漏极区耦合到半导体器件中的背面互连结构。在一个实施例中，半导体器件包括：导电特征，所述导电特征与栅极结构相邻；电介质层，所述电介质层在所述导电特征和所述栅极结构上；金属过孔，所述金属过孔嵌入在所述电介质层中；以及衬垫层，所述衬垫层在所述金属过孔和所述电介质层之间并且与所述金属过孔和所述电介质层接触，其中，所述衬垫层是氮化硼。
包括背面电源半导体器件及其形成方法

[发明专利]存储器件和形成存储器件的方法-CN202110126850.6有效
发明人：吕俊颉;杨世海;杨柏峰;林佑明;徐志安;贾汉中;王晨晨 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-29 - 公布日： 2023-09-29 - 主分类号： H10B51/30 文献下载
摘要：形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，第一层堆叠件和第二层堆叠件具有相同的层状结构，层状结构包括介电材料，介电材料上方的沟道材料，以及沟道材料上方的源极/漏极材料；形成贯穿第一层堆叠件和第二层堆叠件的开口；通过用第一介电材料替换由开口所暴露的源极/漏极材料的部分，形成内部间隔件；用铁电材料做开口的侧壁的衬里；通过用导电材料填充开口以形成栅电极；形成穿过第一层堆叠件和第二层堆叠件的凹槽，凹槽从第二层堆叠件的侧壁朝向栅电极延伸；以及用第二介电材料填充凹槽。根据本申请的实施例，还提供了存储器件。
存储器件形成方法

[发明专利]半导体器件及其制造方法-CN202310064877.6在审
发明人：杨柏峰;杨世海;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-06 - 公布日： 2023-09-22 - 主分类号： H01L21/336 文献下载
摘要：本申请公开了半导体器件及其制造方法。一种方法，包括形成薄膜欧米茄晶体管，其包括：在电介质层之上形成栅极鳍，在栅极鳍的侧壁和顶表面上形成栅极电介质，以及在栅极电介质之上沉积氧化物半导体层。栅极鳍、栅极电介质和氧化物半导体层共同形成鳍结构。形成源极区域以接触氧化物半导体层的第一部分的第一侧壁和第一顶表面。形成漏极区域以接触氧化物半导体层的第二部分的第二侧壁和第二顶表面。
半导体器件及其制造方法

[发明专利]晶体管栅极隔离结构及其形成方法-CN202310059049.3在审
发明人：林立峰;林文凯;吴振诚;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-01-17 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及晶体管栅极隔离结构及其形成方法。提供了晶体管栅极隔离结构及其形成方法。在实施例中，一种器件包括：隔离区域；第一栅极结构，位于所述隔离区域上；第二栅极结构，位于所述隔离区域上；以及栅极隔离结构，在第一截面中位于所述第一栅极结构和所述第二栅极结构之间，所述栅极隔离结构的上部具有第一浓度的元素，所述栅极隔离结构的下部具有第二浓度的所述元素，所述第一浓度与所述第二浓度不同，所述下部沿着所述第一栅极结构的侧壁、在所述上部之下、以及沿着所述第二栅极结构的侧壁连续地延伸。
晶体管栅极隔离结构及其形成方法

[发明专利]用于功函数工程的三层高k栅极介电堆叠-CN202110644015.1有效
发明人：张家源;赖德洋;林揆伦;于雄飞;徐志安;林宗达;侯承浩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-09 - 公布日： 2023-09-22 - 主分类号： H01L21/8238 文献下载
摘要：本公开提供了用于功函数工程的三层高k栅极介电堆叠。一种形成半导体结构的方法包括：分别在衬底的NMOS区域和PMOS区域中提供第一沟道层和第二沟道层；在第一沟道层和第二沟道层上方沉积包括氧化铪的第一层；在第二沟道层上方而不在第一沟道层上方形成第一偶极图案；通过退火将来自第一偶极图案的第一金属驱动到第一层中；去除第一偶极图案；在第一层上方以及在第一沟道层和第二沟道层上方沉积包括氧化铪的第二层；在第二层和第一沟道层上方而不在第二沟道层上方形成第二偶极图案；通过退火将来自第二偶极图案的第二金属驱动到第二层中；去除第二偶极图案；以及在第二层上方以及在第一沟道层和第二沟道层上方沉积包含氧化铪的第三层。
用于函数工程层高栅极堆叠

[发明专利]外延下隔离结构-CN202310049311.6在审
发明人：孙志鸿;林文凯;张哲豪;吴振诚;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-01 - 公布日： 2023-09-19 - 主分类号： H01L21/8238 文献下载
摘要：实施例提供了在纳米FET晶体管器件的外延区域(例如，外延源极/漏极区域)之下的双层级沟槽隔离结构及其形成方法。第一层级提供具有低k值的隔离结构。第二层级提供的隔离结构具有比第一层隔离结构高的k值、更大的材料密度和更大的蚀刻抗性。
外延隔离结构

[发明专利]半导体器件及其形成方法-CN202310453092.8在审
发明人：蔡欣宏;侯承浩;赖德洋;李达元;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-25 - 公布日： 2023-09-05 - 主分类号： H10B12/00 文献下载
摘要：本公开涉及半导体器件及其形成方法。一种方法，包括：形成电容器，包括：形成第一电容器电极；在所述第一电容器电极之上形成第一电容器绝缘体。形成所述第一电容器绝缘体包括：氧化所述第一电容器电极的顶表面层以在所述第一电容器电极上形成金属氧化物层；通过包括第一多个ALD循环的第一ALD工艺来沉积第一氧化铝层，并且所述第一多个ALD循环具有第一ALD循环数；以及在所述第一氧化铝层之上沉积第一高k电介质层。所述第一高k电介质层通过第二ALD工艺沉积，所述第二ALD工艺具有不同于所述第一ALD循环数的第二ALD循环数。
半导体器件及其形成方法

[发明专利]晶体管栅极结构及其形成方法-CN202310453813.5在审
发明人：李欣怡;陈智城;丘子轩;张文;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-25 - 公布日： 2023-09-05 - 主分类号： H01L29/78 文献下载
摘要：本公开涉及晶体管栅极结构及其形成方法。在实施例中，一种器件包括：第一纳米结构；栅极电介质层，围绕第一纳米结构；第一p型功函数调整层，位于栅极电介质层上；电介质阻挡层，位于第一p型功函数调整层上；以及第二p型功函数调整层，位于电介质阻挡层上，电介质阻挡层比第一p型功函数调整层和第二p型功函数调整层薄。
晶体管栅极结构及其形成方法

[发明专利]形成半导体装置结构的方法-CN202310115760.6在审
发明人：林文凯;张哲豪;刘又荣;吴振诚;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-14 - 公布日： 2023-09-01 - 主分类号： H01L21/336 文献下载
摘要：本公开的实施例提供一种形成半导体装置结构的方法。在一个实施例中，方法包括形成具有交替堆叠的第一半导体层与第二半导体层的鳍片结构，移除第二半导体层的边缘部分以在相邻第一半导体层之间形成空腔，在第一半导体层的侧壁上选择性地形成钝化层，在第二半导体层的侧壁上形成介电间隔物并填充于空腔中，其中钝化层暴露在外。方法亦包括移除钝化层，并形成磊晶源极/漏极特征，使得磊晶源极/漏极特征与第一半导体层及介电间隔物接触。
形成半导体装置结构方法

[发明专利]半导体器件及其制造方法-CN202310388319.5在审
发明人：庄曜滕;林揆伦;赖德洋;李达元;张文;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-12 - 公布日： 2023-08-29 - 主分类号： H01L21/8234 文献下载
摘要：本公开涉及半导体器件及其制造方法。提供了半导体器件和制造具有不同阈值电压的半导体器件的方法。在实施例中，通过偶极子材料的沉积、扩散和去除来调谐各个半导体器件的阈值电压，以便在不同的晶体管内提供不同的偶极子区域。这些不同的偶极子区域使得不同的晶体管具有不同的阈值电压。
半导体器件及其制造方法

[发明专利]多栅极器件的栅极结构-CN202210722668.1在审
发明人：邱诗航;王唯诚;刘冠廷;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-24 - 公布日： 2023-08-15 - 主分类号： H01L29/423 文献下载
摘要：本公开涉及多栅极器件的栅极结构。根据本公开的方法包括提供衬底，该衬底包括围绕在有源区域之上的虚设栅极堆叠和沿着虚设栅极堆叠的侧壁延伸的间隔件层，选择性地去除虚设栅极堆叠以形成暴露有源区域的栅极沟槽，在有源区域之上沉积栅极电介质层，在栅极电介质层之上沉积至少一个功函数层，在至少一个功函数层之上沉积钨层，以及在钨层之上沉积氮化钨层。
栅极器件结构

[发明专利]半导体器件中的功函数调谐-CN202210921247.1在审
发明人：李欣怡;张胜咏;洪正隆;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-02 - 公布日： 2023-08-15 - 主分类号： H01L21/28 文献下载
摘要：本申请公开了半导体器件中的功函数调谐。本公开描述了一种用于形成半导体器件的方法，该半导体器件具有掺杂钽的功函数金属层以减轻氧扩散并提高器件阈值电压。该方法包括在沟道结构上形成栅极电介质层以及在栅极电介质层上形成功函数金属层。栅极电介质层包括在沟道结构上的界面层和在界面层上的高k电介质层。该方法还包括用钽掺杂功函数金属层和栅极电介质层。
半导体器件中的函数调谐

[发明专利]半导体器件和制造半导体器件的方法-CN202210829807.0在审
发明人：李欣怡;张文;徐志安 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-15 - 公布日： 2023-08-15 - 主分类号： H01L29/51 文献下载
摘要：本公开涉及半导体器件和制造半导体器件的方法。半导体器件包括：半导体衬底；一组垂直堆叠的纳米结构，位于半导体衬底之上；第一源极/漏极区域；以及第二源极/漏极区域，其中，一组垂直堆叠的纳米结构沿第一截面延伸在第一源极/漏极区域和第二源极/漏极区域之间。该器件还包括：栅极结构，沿第二截面包围一组垂直堆叠的纳米结构。第二截面沿栅极结构的纵轴线。栅极结构包括：栅极电介质，包围一组垂直堆叠的纳米结构中的每个纳米结构；第一金属碳化物层，位于栅极电介质之上；以及栅极填充材料，位于第一金属碳化物层之上。第一金属碳化物层包括Ce、Hf、V、Nb、Sc、Y或Mo。
半导体器件制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
下一页»
尾页
共 263 条