“黄文铎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]集成电路结构及其制造方法-CN202310550095.3在审
发明人：庄学理;吴伟成;黄仲仁;黄文铎;林佳盛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L23/522 文献下载
摘要：一种制造集成电路(IC)结构的方法包括在第一半导体衬底的第一前侧上形成第一IC器件并且在第二半导体衬底的第二前侧上形成第二IC器件；从第一前侧在第一IC器件上方形成第一接触焊盘，并且从第二前侧在第二IC器件上方形成第二接触焊盘；将第一接触焊盘和第二接触焊盘接合，以使得第一IC器件和第二IC器件电连接；以及在第一半导体衬底的第一背侧上形成导电结构。导电结构包括贯通孔(TV)、背侧金属(BSM)部件和背侧再分布层(BRDL)。TV延伸穿过第一半导体衬底，并且将第一IC器件和第二IC器件电连接至BRDL，并且BSM部件延伸到第一半导体衬底的部分中并且电连接至TV。本发明实施例还提供了集成电路结构。
集成电路结构及其制造方法

[发明专利]封装结构和器件结构-CN202210825952.1在审
发明人：庄学理;黄文铎;吴伟成;李静宜 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-14 - 公布日： 2023-08-08 - 主分类号： H01L23/29 文献下载
摘要：本申请提供了封装结构和器件结构。根据本公开的封装结构包括底部衬底、位于底部衬底之上的底部互连结构、设置在底部互连结构之上并且包括金属特征的顶部互连结构、位于顶部互连结构之上的顶部衬底以及设置在顶部衬底上的保护膜。保护膜包括顶部衬底上的界面层、界面层上的至少一个偶极感应层、至少一个偶极感应层上的水分阻挡层、以及水分阻挡层上的氧化硅层。至少一个偶极感应层包括氧化铝、氧化钛或氧化锆。
封装结构器件

[发明专利]半导体封装件及其形成方法-CN202310107975.3在审
发明人：庄学理;吴伟成;黄文铎;许祐凌;邹百骐;洪雅琪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-13 - 公布日： 2023-07-04 - 主分类号： H01L21/56 文献下载
摘要：半导体封装件包括：第一晶圆，包括第一衬底；第一器件结构；以及第一接合层，具有第一接合焊盘的图案。第一接合层设置在第一衬底和第一器件结构上方。半导体封装件包括：第二晶圆，包括第二衬底；第二器件结构；以及第二接合层，具有第二接合焊盘的图案。第二接合层设置在第一接合层上方。第二器件结构设置在第二接合层上方。第二衬底设置在第二器件结构上方。第一接合焊盘每个与第二接合焊盘中的对应一个对准。第一器件结构通过第一接合焊盘中的至少一个和第二接合焊盘中的至少一个电耦合至第二器件结构。本申请的实施例还涉及用于形成半导体封装件的方法。
半导体封装及其形成方法

[发明专利]运算设备以及数据备份方法-CN202111347785.6在审
发明人：王建文;吴政修;黄文铎;江立豪 -专利权人：财团法人资讯工业策进会
申请日： 2021-11-15 - 公布日： 2023-05-05 - 主分类号： G06F11/14 文献下载
摘要：一种运算设备以及数据备份方法，运算设备包括易失性存储器、非易失性存储器以及处理器。处理器连接易失性存储器以及非易失性存储器，并用以执行主要虚拟主机以：在一检测时间段，从易失性存储器以及非易失性存储器检测主要虚拟主机所使用的冷区域；将易失性存储器以及非易失性存储器中属于冷区域的第一数据传送至备援设备；当判断满足第一传输条件时，将易失性存储器以及非易失性存储器中主要虚拟主机所使用的第二数据传送至备援设备；以及当判断已发生异常事件，对备援设备通知异常事件，以依据第一数据及第二数据执行备援设备中的备份虚拟主机。此外，一种数据备份方法亦在此揭示。借此，可在异常事件发生时能在带宽受限的环境中即时在远端的备援设备依据备份的数据执行备份虚拟主机。
运算设备以及数据备份方法

[发明专利]分散式数据传输容错系统及其动态资源调整方法-CN202111325247.7在审
发明人：江立豪;吴政修;王建文;黄文铎 -专利权人：财团法人资讯工业策进会
申请日： 2021-11-10 - 公布日： 2023-04-18 - 主分类号： G06F9/455 文献下载
摘要：本发明提供一分散式数据传输容错系统及其动态资源调整方法，包含一主要主机及一备用主机，主要主机的一第一备用系统元件用于判断直接传送一待处理数据的一第一估计耗时是否小于以一目前压缩方式压缩一待处理数据后传送的一第二估计耗时。若是，第一备用系统元件直接传送待处理数据至备用主机的一第二备用系统元件进行备份。若否，第一备用系统元件以目前压缩方式压缩待处理数据后，更新待处理数据及目前压缩方式，并重新判断第一估计耗时是否小于第二估计耗时。本发明借由监测主要主机的网络环境、可用的处理器资源与受保护虚拟机器的运作状态，即时地选择不同压缩方式且动态地调整同步的策略，改善在共用频宽或者频宽较低时的容错系统可用性。
分散数据传输容错系统及其动态资源调整方法

[发明专利]三维集成电路及其形成方法-CN202210718052.7在审
发明人：庄学理;吴伟成;黄文铎;林佳盛;吴尉壮;杨世匡;黄仲仁;林舜宽;刘建麟;陈品孜;凃咏俊 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-23 - 公布日： 2023-04-04 - 主分类号： H01L27/06 文献下载
摘要：本公开的各种实施例针对3D IC和用于形成3D IC的方法。第二IC管芯位于第一IC管芯之下，而第三IC管芯位于第二IC管芯之下。第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘位于沿一个维度延伸的行中并且位于第一、第二和第三IC管芯之上。此外，第一管芯背面焊盘、第二管芯背面焊盘和第三管芯背面焊盘分别电连接到第一、第二和第三IC管芯的各自的半导体器件。第二和第三IC管芯包括在对应互连结构的顶部金属(TM)层处的各自的焊盘/桥接结构。焊盘/桥接结构共享共用的正面焊盘/桥接布局，并且为上述电连接提供在此维度上的横向布线。
三维集成电路及其形成方法

[实用新型]集成芯片-CN202222366937.3有效
发明人：庄学理;黄仲仁;吴伟成;黄文铎;洪雅琪;林佳盛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-09-06 - 公布日： 2023-01-20 - 主分类号： H01L23/482 文献下载
摘要：本实用新型实施例的各种实施例涉及一种集成芯片(IC)。所述IC包括位于衬底中的第一深沟槽隔离(DTI)结构。介电结构位于衬底之上。内连线结构位于介电结构中。内连线结构包括电耦合在一起的下部内连线结构与上部内连线结构。上部内连线结构包括多个导电板。所述多个导电板在垂直方向上堆叠且电耦合在一起。后侧衬底穿孔(BTSV)位于衬底及介电结构中。BTSV从下部内连线结构的导电特征延伸穿过介电结构及衬底。下部内连线结构的导电特征至少部分地在侧向上位于DTI结构的周界内。BTSV位于DTI结构的周界内。
集成芯片

[发明专利]记忆体装置及其制造方法-CN202210548119.7在审
发明人：黄成铭;黄文铎;杨世匡;张煜群;陈世宪;杨裕祥;许祐凌;林佳盛;刘珀玮;施宏霖;张玮玲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-05-18 - 公布日： 2022-12-27 - 主分类号： H01L27/11521 文献下载
摘要：本揭露提供一种记忆体装置及其制造方法。记忆体装置包含在装置的记忆体区域及逻辑区域二者内的晶体管元件。在记忆体区域内的晶体管元件包含侧壁间隙壁，其具有在栅极结构的侧表面上的第一氧化层、在第一氧化层上的第一氮化层、在第一氮化层上的第二氧化层及在第二氧化层上的第二氮化层。在逻辑区域内的晶体管元件包含侧壁间隙壁，其具有在栅极结构的侧表面上的第一氧化层、在第一氧化层上的第一氮化层及在第一氮化层上的第二氮化层。
记忆体装置及其制造方法

[发明专利]三维集成晶片元件及其形成方法-CN202210382248.3在审
发明人：庄学理;黄文铎;林新富;吴伟成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-12 - 公布日： 2022-10-28 - 主分类号： H01L21/822 文献下载
摘要：一种三维集成晶片元件及其形成方法，在一些实施方式中，本揭露涉及一种包含绝缘体上硅(SOI)基材的元件。第一半导体元件设在绝缘体上硅基材的正面上。互连结构布置在绝缘体上硅基材的正面上方，且耦合第一半导体元件。浅沟渠隔离(STI)结构布置在绝缘体上硅基材的正面中，且围绕第一半导体元件。第一及第二深沟渠隔离(DTI)结构从浅沟渠隔离结构延伸至绝缘体上硅基材的绝缘体层。部分的第一与第二深沟渠隔离结构透过绝缘体上硅基材的主动层彼此分开。背面穿基材介层窗(BTSV)从绝缘体上硅基材的背面完全延伸穿过绝缘体上硅基材至正面。背面穿基材介层窗直接布置在第一与第二深沟渠隔离结构间。
三维集成晶片元件及其形成方法

[发明专利]半导体特征件-CN202210007261.0在审
发明人：庄学理;黄仲仁;黄文铎;吴伟成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-04 - 公布日： 2022-09-20 - 主分类号： H01L23/522 文献下载
摘要：一种半导体特征件，其包括：一半导体基板；一介电结构及设置在所述半导体基板上的一半导体器件；一互连结构，设置在所述介电结构中并电连接至所述半导体器件；一STI结构，设置在所述半导体基板中且围绕所述半导体器件；两个DTI结构，穿透所述半导体基板及所述STI结构且围绕所述半导体器件；一钝化结构，连接至所述半导体基板及所述DTI结构且位于所述互连结构的相对处；以及一导电结构，由所述钝化结构围绕、穿透所述半导体基板及所述STI结构至所述介电结构中、位于所述DTI结构之间且经由所述互连结构电连接至所述半导体器件。
半导体特征

[发明专利]控制栅极带状布局以改进字线蚀刻工艺窗口-CN201910512187.6有效
发明人：许祐凌;李秉澄;施宏霖;刘珀玮;黄文铎;才永轩;林佳盛;杨世匡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-13 - 公布日： 2022-09-20 - 主分类号： H01L27/11517 文献下载
摘要：本申请的各种实施例涉及控制栅极布局，以改善字线的蚀刻工艺窗口。在一些实施例中，集成芯片包括存储器阵列、擦除栅极、字线和控制栅极。存储器阵列包括多个行和多个列中的多个单元。擦除栅极和字线沿着存储器阵列的行平行地伸长。控制栅极沿着行伸长，并且位于擦除栅极和字线之间并与擦除栅极和字线相邻。此外，控制栅极具有朝向擦除栅极和字线突出的焊盘区。由于焊盘区朝向擦除栅极和字线突出，所以焊盘区的宽度在控制栅极的字线侧和擦除栅极侧之间扩展。本发明的实施例涉及控制栅极带状布局以改进字线蚀刻工艺窗口。
控制栅极带状布局改进蚀刻工艺窗口

[发明专利]集成芯片及其形成方法-CN201910870363.3有效
发明人： 黄文铎;李秉澄;施宏霖;刘珀玮;许佑凌;才永轩;林佳盛;杨世匡 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-16 - 公布日： 2022-09-06 - 主分类号： H01L27/11521 文献下载
摘要：本申请的各个实施例涉及一种集成存储器芯片，包括具有带状单元架构的存储器阵列，该带状单元架构减少了不同带状单元类型的数量并且减小了带状线密度。在一些实施例中，存储器阵列限于三种不同类型的带状单元：源极线/擦除栅极(SLEG)带状单元；控制栅极/字线(CGWL)带状单元；和字线带状单元。少量不同的带状单元类型简化了存储器阵列的设计，并且还简化了相应互连结构的设计。此外，在一些实施例中，三种不同的带状单元类型将字线、擦除栅极和控制栅极电耦合到互连结构的不同金属化层中的相应带状线。通过在不同的金属化层之间铺展带状线，减小了带状线密度。本发明的实施例还涉及集成芯片及其形成方法。
集成芯片及其形成方法

[发明专利]接合的晶圆结构及其制作方法-CN202110662550.X在审
发明人：庄学理;黄文铎;吴伟成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-06-15 - 公布日： 2022-08-09 - 主分类号： H01L25/16 文献下载
摘要：一种接合的晶圆结构及其制作方法，诸如晶圆上晶圆(wafer‑on‑wafer，WoW)结构的接合的晶圆元件结构，及制作接合的晶圆元件结构的一种方法，包含在接合的晶圆元件结构的至少一个晶圆的互连接阶层中形成的接触垫阵列。在至少一个晶圆互连接阶层中形成的接触垫阵列可具有阵列图案，此阵列图案对应至随后所形成在接合的晶圆结构的表面之上接触垫阵列图案。在接合的晶圆元件结构的至少一个晶圆的互连接阶层中形成的接触垫阵列对个别晶圆的改善的测试，包含在将晶圆堆叠并接合至一个或更多个额外的晶圆以形成接合的晶圆结构之前的电路探针测试。
接合结构及其制作方法

[发明专利]一种硅烷改性环糊精基吸附剂的制备方法及其应用-CN202111589083.9在审
发明人：周易;周彦波;高明;贺怡灵;黄文铎;陆建;凌良雄;汪彤;王鑫;陈鑫雨 -专利权人：华东理工大学
申请日： 2021-12-23 - 公布日： 2022-03-15 - 主分类号： B01J20/26 文献下载
摘要：本发明提供了一种硅烷改性环糊精基吸附剂的制备方法，采用β‑环糊精(CD)、无水柠檬酸(CA)和磷酸二氢钾先水热化合成β‑环糊精‑柠檬酸聚合物(CD‑CA)，再通过不同浓度的N‑(三甲氧基硅丙基)乙二胺三乙酸钠盐溶液在油浴方式下改性β‑环糊精‑柠檬酸聚合物。通过一系列表征手段证明了该材料具有良好的吸附性能。硅烷的接枝赋予复合物表面更多的羧基，增加了表面电荷密度，优化了表面电荷分布，能更有效地吸附碱性有机物。通过不同浓度(5wt％，10wt％，20wt％)的N‑(三甲氧基硅丙基)乙二胺三乙酸钠盐对CD‑CA进行改性，并用改性后得到的CD‑CA‑EDTA对阿提洛尔(ATL)进行吸附，结果表明10wt％的N‑(三甲氧基硅丙基)乙二胺三乙酸钠盐改性效果最佳，吸附能力最强。
一种硅烷改性环糊精吸附剂制备方法及其应用

[发明专利]集成芯片及其形成方法-CN201910916823.1有效
发明人：杨世匡;李秉澄;施宏霖;刘珀玮;黄文铎;许佑凌;才永轩;林佳盛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-26 - 公布日： 2021-12-28 - 主分类号： H01L27/11519 文献下载
摘要：本申请的各个实施例涉及一种集成存储器芯片，集成存储器芯片具有用于减小漏电流的增强的器件区布局和扩大的字线蚀刻工艺窗口(例如，增强的字线蚀刻弹性)。在一些实施例中，集成存储器芯片包括衬底、控制栅极、字线和隔离结构。衬底包括第一源极/漏极区。控制栅极和字线位于衬底上。子线位于第一源极/漏极区和控制栅极之间并且与第一源极/漏极区和控制栅极相邻，并且沿着字线的长度伸长。隔离结构延伸到衬底中并且具有第一隔离结构侧壁。第一隔离结构侧壁沿着字线的长度横向延伸并且位于字线下面。本发明的实施例还涉及集成芯片及其形成方法。
集成芯片及其形成方法

1
2
下一页»
尾页
共 25 条