“深沟槽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果91883个，建议您升级VIP下载更多相关专利

[实用新型]一种混凝土保护层垫块-CN201720672399.7有效
发明人：徐州;周湘凯;黄天明 -专利权人：中国能源建设集团江苏省电力建设第三工程有限公司
申请日： 2017-06-09 - 公布日： 2018-02-02 - 主分类号： E04C5/20 文献下载
摘要：本实用新型公开一种混凝土保护层垫块，包括混凝土垫块主体、浅沟槽、深沟槽、线槽和扎丝，混凝土垫块主体上预留有两条相互垂直的浅沟槽和深沟槽，浅沟槽用于镶嵌内钢筋，深沟槽用于镶嵌外钢筋，浅沟槽位于深沟槽的外面，环绕着混凝土垫块主体预留两条垂直于浅沟槽的线槽，两条分别位于浅沟槽的两侧，扎丝埋在线槽中，通过扎丝将混凝土垫块主体与内钢筋绑扎在一起。本实用新型结构简单，易于施工，通过浅沟槽和深沟槽分别将内钢筋及外钢筋嵌入，最后通过两条扎丝将混凝土垫块主体与钢筋固定连接，从而牢固地固定了混凝土垫块主体，有利于模板的支设，确保混凝土保护层厚度达到要求。
一种混凝土保护层垫块

[发明专利]一种高浪涌多级沟槽肖特基二极管及其制备方法-CN202211739799.7在审
发明人：袁俊;郭飞;王宽;徐东;魏强明;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2022-12-31 - 公布日： 2023-03-21 - 主分类号： H01L29/872 文献下载
摘要：本发明属于半导体器件技术领域，提供一种高浪涌多级沟槽肖特基二极管及其制备方法。该肖特基二极管包括依次设置的阳极、外延片和阴极。该外延片包括半导体基底和外延层。该外延层与阳极接触的一面上设置有若干个深沟槽；每个深沟槽包括n个子沟槽，每个子沟槽的宽度沿深沟槽的开口指向底部的方向逐渐减小，n为大于1的正整数。每个深沟槽的内壁和底部均设置有异质势垒层，另设有场板介质与该异质势垒层接触；且深沟槽的开口被该异质势垒层包围。深沟槽内填充有填充结构。该高浪涌多级沟槽肖特基二极管在反向阻断状态下电场屏蔽效果更好，能进一步降低金属‑半导体界面的电场，并提高器件的击穿电压、提高浪涌能力和长期工作可靠性。
一种浪涌多级沟槽肖特基二极管及其制备方法

[实用新型]一种高浪涌多级沟槽肖特基二极管-CN202223611697.5有效
发明人：袁俊;郭飞;王宽;徐东;魏强明;黄俊;杨冰;吴畅 -专利权人：湖北九峰山实验室
申请日： 2022-12-31 - 公布日： 2023-06-13 - 主分类号： H01L29/872 文献下载
摘要：本实用新型属于半导体器件技术领域，提供一种高浪涌多级沟槽肖特基二极管，包括依次设置的阳极、外延片和阴极。该外延片包括半导体基底和外延层。该外延层与阳极接触的一面上设置有若干个深沟槽；每个深沟槽包括n个子沟槽，每个子沟槽的宽度沿深沟槽的开口指向底部的方向逐渐减小，n为大于1的正整数。每个深沟槽的内壁和底部均设置有异质势垒层，另设有场板介质与该异质势垒层接触；且深沟槽的开口被该异质势垒层包围。深沟槽内填充有填充结构。该高浪涌多级沟槽肖特基二极管在反向阻断状态下电场屏蔽效果更好，能进一步降低金属‑半导体界面的电场，并提高器件的击穿电压、提高浪涌能力和长期工作可靠性。
一种浪涌多级沟槽肖特基二极管

[发明专利]深沟槽外延填充方法-CN201810109007.5在审
发明人：伍洲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-02-05 - 公布日： 2018-08-07 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种深沟槽外延填充方法，在对深沟槽进行外延填充时，首先进行第一次外延填充，填充至深沟槽口沿处，未将沟槽填充满；然后进行化学机械研磨，将晶圆表面磨平，再对沟槽内的外延进行刻蚀，最后再进行第二次外延填充直至沟槽内外延填满本发明所述的深沟槽外延填充方法，针对深沟槽将外延填充分为两步，先进行第一步填充，完成后刻蚀掉有缺陷的上层部分，然后再进行第二步的外延填充，在进行第二步外延填充时相当于改善了沟槽的深宽比，外延填充更易达到较好的效果
填充深沟槽刻蚀化学机械研磨晶圆表面器件性能深宽比口沿磨平填满上层

[发明专利]深沟槽电容器、半导体结构及其形成方法-CN202210942772.1在审
发明人：郭富强 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-08 - 公布日： 2022-12-27 - 主分类号： H01L23/64 文献下载
摘要：一种深沟槽电容器、半导体结构及其形成方法。在基板中形成深沟槽。在基板上方形成包括与至少两个节点介电层交错的至少三个金属电极层的层堆叠。层堆叠连续地延伸至深沟槽中，且在深沟槽的未填充容积中存在空腔。在随后处置包括层堆叠的深沟槽电容器期间，空隙可以在应力下膨胀或收缩，以吸收机械应力且增加深沟槽电容器的机械稳定性。
深沟电容器半导体结构及其形成方法

[发明专利]集成电感结构以及集成电感结构制造方法-CN201310104654.4有效
发明人：叶达勋 -专利权人：瑞昱半导体股份有限公司
申请日： 2013-03-28 - 公布日： 2018-02-06 - 主分类号： H01L23/64 文献下载
摘要：本发明公开了一种集成电感结构以及一种集成电感结构制造方法，该集成电感结构包含有一半导体基底、多个深沟槽以及一电感。所述多个深沟槽形成于该半导体基底中并排列成一特定图案，且所述多个深沟槽中填充一金属材料，以形成一图案式接地防护；以及该电感形成于该半导体基底上方。该集成电感结构制造方法包含有形成一半导体基底；于该半导体基底中形成多个深沟槽，并将所述多个深沟槽排列成一特定图案；于所述多个深沟槽中填充一金属材料，以形成一图案式接地防护；以及于该半导体基底上方形成一电感
集成电感结构以及制造方法

[发明专利]深沟槽外延填充方法-CN201810120741.1在审
发明人：伍洲 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-02-07 - 公布日： 2018-07-10 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种深沟槽外延填充方法，在对深沟槽进行外延填充时，在晶圆边缘的留边区域，同样刻蚀与晶圆中心区域相同的深沟槽，所述的留边区域，是在晶圆边缘留出的，具有一定宽度的不制作任何器件及结构的空白区域。本发明所述的深沟槽外延填充方法，通过在晶圆留边区域设置与中心区域相同的深沟槽，协助消耗晶圆边缘的反应气体，降低边缘区域的填充速率，使晶圆获得较好的面内填充均一性。
深沟槽填充晶圆边缘留边区域晶圆晶圆中心区域边缘区域反应气体空白区域中心区域均一性刻蚀消耗制作

[发明专利]电容器结构及其制造方法-CN201510565703.3有效
发明人：杨宗学;闵仲强;吴常明;刘世昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-09-08 - 公布日： 2019-04-12 - 主分类号： H01L23/64 文献下载
摘要：一种电容器结构包括深沟槽、接触插塞、间隔件和金属‑绝缘体‑金属膜。深沟槽延伸至冠状氧化物衬底内，并且接触插塞完全地设置在冠状氧化物衬底下方。间隔件内衬于深沟槽，并且金属‑绝缘体‑金属膜设置在深沟槽中。
电容器结构及其制造方法

[实用新型]集成设备和电子系统-CN202023062551.0有效
发明人： A·帕勒亚里;S·D·马里亚尼;I·巴尔迪;D·布拉泽利;A·P·梅利尼 -专利权人：意法半导体股份有限公司
申请日： 2020-12-18 - 公布日： 2021-11-26 - 主分类号： H01L23/498 文献下载
摘要：深插塞由深沟槽形成，深沟槽从浅沟槽隔离的浅表面在半导体主体中延伸。沟槽接触件通过浅沟槽，在浅沟槽的浅表面处与深沟槽的导电填料接触。系统包括至少一个具有深插塞的集成设备。
集成设备电子系统

[发明专利]超密集动态随机存取存储单元及其制造方法-CN99106684.7无效
发明人：海因茨·豪恩尼克施密德;路易斯·L·胡;杰克·A·曼得尔门 -专利权人：国际商业机器公司;西门子公司
申请日： 1999-05-20 - 公布日： 1999-12-15 - 主分类号： H01L21/70 文献下载
摘要：半导体存储单元的制作方法包含在深沟槽中制作储存电容器；制作至少部分覆盖深沟槽的浅沟槽隔离(STI)区；在深沟槽侧壁中制作条并使条外扩散；在STI区和深沟槽的外表面上制作第一隔离层；选择性腐蚀清除第一隔离层，以暴露位于深沟槽和STI区外侧壁上并电连接于条的台面区；在至少部分台面区中形成沟道区和源/漏区；至少在沟道区上制作栅介质；在沟道区上淀积栅导体；以及对第一源/漏区制作位线接触。
密集动态随机存取存储单元及其制造方法

[发明专利]制造半导体高压器件的方法-CN200810126252.3无效
发明人：河丞撤 -专利权人：东部高科股份有限公司
申请日： 2008-07-03 - 公布日： 2009-01-07 - 主分类号： H01L21/311 文献下载
摘要：一种半导体高压器件，包括：半导体衬底，具有形成于其中的深沟槽；栅极氧化膜，形成在深沟槽的侧壁上；多晶硅层，形成在深沟槽中和栅极氧化膜上；以及间隔部，形成在栅极氧化膜上面的部分深沟槽处的沟槽的侧壁上。
制造半导体高压器件方法

[发明专利]深沟槽绝缘结构的制法-CN201110039522.9有效
发明人：秦玉龙;杜尚晖;林鑫成 -专利权人：世界先进积体电路股份有限公司
申请日： 2011-02-16 - 公布日： 2012-08-22 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种深沟槽绝缘结构的制法，包括以下步骤：提供一半导体基材；形成一第一沟槽于一半导体基材中；顺应性地形成一第一衬层于第一沟槽的侧壁与底部；形成一第一填充层于第一衬层之上并填满第一沟槽；于半导体基材与第一沟槽之上形成一磊晶层；形成一第二沟槽穿过该磊晶层，且位于第一沟槽之上；顺应性地形成一第二衬层于第二沟槽的侧壁与底部；以及形成一第二填充层于第二衬层之上并填满第二沟槽。本发明的深沟槽绝缘结构的制法，通过两次的蚀刻步骤，使深沟槽的深度更深，且改善深沟槽的轮廓；通过两次的填充步骤，降低回填衬层与填充层的困难度，提升深沟槽制程的产量。
深沟绝缘结构制法

[发明专利]一种深沟槽肖特基二极管及其工艺制作方法-CN201210343042.6在审
发明人：李天贺;陈建国;谢春诚 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2012-09-14 - 公布日： 2014-03-26 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种深沟槽肖特基二极管及其工艺制作方法，所述方法包括以下步骤：对半导体硅外延片进行硅槽刻蚀、栅极氧化层生长、多晶硅淀积及回刻、绝缘介质淀积、肖特基势垒接触的形成及保护层处理，得到深沟槽肖特基二极管晶圆；对所述深沟槽肖特基二极管晶圆进行合金处理，并对合金处理后的深沟槽肖特基二极管晶圆进行背面处理，得到深沟槽肖特基二极管，其中，所述合金处理的主工艺时间为45~180分钟。与现有技术相比，本发明中合金处理的主工艺时间较长，从而能够更大程度地释放深沟槽肖特基二极管晶圆中的应力和可动电荷，避免深沟槽肖特基二极管反向漏电参数异常波动，达到降低反向漏电电流、提高产品良率的效果。
一种深沟槽肖特基二极管及其工艺制作方法

[发明专利]一种改善RFLDMOS深沟槽金属填充形貌的方法-CN201610330429.6在审
发明人：王春;季伟;周正良 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-05-18 - 公布日： 2016-10-12 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种改善RFLDMOS深沟槽金属填充形貌的方法，包括如下步骤：1)用光刻胶定义深沟槽刻蚀阻挡层介质膜的尺寸宽度；其中深沟槽刻蚀阻挡层介质膜由氧化膜/氮氧化硅/氧化膜三层叠加而成；2)深沟槽刻蚀阻挡层介质膜刻蚀；3)去除光刻胶；4)淀积的氧化膜；在淀积氧化膜时，打开的深沟槽刻蚀阻挡层介质膜的侧壁形成氧化膜层；5)进行氧化膜回刻，在介质膜侧壁形成氧化膜侧墙；6)深沟槽刻蚀，刻蚀深度为8～12μm；刻蚀时，在氧化膜侧墙下面各形成钻蚀；7)湿法腐蚀、清洗，并造成氧化膜侧墙的氧化膜损失；8)金属填充。本发明可以减弱钻蚀效应，改善深沟槽金属填充的形貌，降低器件的导通电阻，提升器件的性能。
一种改善 rfldmos 深沟金属填充形貌方法

[发明专利]超结电荷平衡结构及其制备方法-CN202310331835.4在审
发明人：张旋;杨继业;倪运春;潘嘉 -专利权人：华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
申请日： 2023-03-30 - 公布日： 2023-07-04 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种超结电荷平衡结构及其制备方法，其中制备方法包括：提供一衬底，所述衬底上形成有外延层，所述外延层中形成有深沟槽；形成保护氧化层；形成第一多晶硅层；对所述深沟槽中的所述第一多晶硅层进行离子倾斜注入；形成第二多晶硅层，所述深沟槽中的所述第一多晶硅层的离子掺杂浓度高于所述深沟槽中的所述第二多晶硅层的离子掺杂浓度。本申请通过沉积第一多晶硅层+对深沟槽中的所述第一多晶硅层斜角离子注入掺杂+沉积第二多晶硅层的组合方式，使深沟槽内的多晶硅与外延层达到电荷平衡，此外，本申请采用沉积多晶硅的方式填充深沟槽，成本仅为传统选择性外延工艺的
电荷平衡结构及其制备方法