“深沟槽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果91883个，建议您升级VIP下载更多相关专利

[发明专利]一种屏蔽栅功率MOSFET-CN202210834338.1在审
发明人：白羽 -专利权人：扬杰科技（无锡）有限公司
申请日： 2022-07-14 - 公布日： 2022-10-04 - 主分类号： H01L29/06 文献下载
摘要：该结构主要包括：衬底；外延层；硬掩膜；深沟槽；场介质层；源极，其通过在深沟槽内的场介质层上淀积源极多晶硅形成，在形成源极后去除在外延层表面上的场介质层，并在深沟槽顶部去除预定厚度的场介质层形成小沟槽；介质层，其生长在去除场介质层后的外延层的表面、小沟槽的表面、以及源极多晶硅的表面；栅极沟槽，其利用有源区掩膜版在深沟槽内的介质层蚀刻得到；栅极氧化层；栅极。本申请可使沟槽内的栅极和源极之间保留较厚的场介质层做隔离，能够降低栅源漏电情况，降低器件寄生电容，进一步改善器件的参数性能，提高器件的可靠性。
一种屏蔽功率 mosfet

[发明专利]高深宽比的深沟槽隔离结构的制备方法-CN202310597379.8在审
发明人：王宇;赵亮;陈勇树 -专利权人：粤芯半导体技术股份有限公司
申请日： 2023-05-25 - 公布日： 2023-06-23 - 主分类号： H01L21/311 文献下载
摘要：本申请涉及半导体技术领域，公开了一种高深宽比的深沟槽隔离结构的制备方法，包括：提供一个衬底，且在所述衬底上刻蚀出若干个初沟槽，所述初沟槽以第一深度探入至所述衬底；在炉管内沉积第一氧化层至所述初沟槽的侧壁；基于所述第一氧化层，沉积第二氧化层覆盖所述第一氧化层以及所述衬底；以位于所述衬底上的所述第二氧化层作为硬掩膜层，通过脉冲启辉刻蚀所述初沟槽的槽底，得到以第二深度探入至所述衬底的深沟槽。本申请解决了因深沟槽顶部与底部的蚀刻速率偏差，致使的深沟槽底部蚀刻不完全或顶部硬掩膜损失过重的问题。
高深深沟隔离结构制备方法

[发明专利]相变存储器的制造方法-CN201110240342.7有效
发明人：何其旸;张翼英 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-08-19 - 公布日： 2013-03-06 - 主分类号： H01L45/00 文献下载
摘要：依次位于衬底上的阱区、外延层；在所述外延层形成第一硬掩膜层图形；形成覆盖所述第一硬掩膜层图形的介质层；在所述介质层表面形成第二硬掩膜图形；以所述第二硬掩膜层图形为掩膜，刻蚀所述外延层、阱区及衬底，形成深沟槽；接着去除所述介质层，暴露出所述第一硬掩膜层图形；所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽；对所述浅沟槽和深沟槽进行填充，形成浅沟槽隔离区和深沟槽隔离区。本发明提高深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间，并且易于形成最佳密度的字线和位线的密度排布。
相变存储器制造方法

[实用新型]深沟槽MOSFET终端结构-CN201922234535.6有效
发明人：罗志云;王飞;潘梦瑜 -专利权人：恒泰柯半导体（上海）有限公司
申请日： 2019-12-11 - 公布日： 2020-08-04 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提供一种深沟槽MOSFET终端结构，深沟槽MOSFET终端结构包括：第一导电类型的衬底；第一导电类型的外延层；多个第一沟槽；第一介质层；第一源极多晶硅层；第二导电类型的第一阱区；多个第二沟槽；本实用新型的深沟槽MOSFET终端结构通过在终端保护区域的第一沟槽底部设置第二导电类型的第一阱区作为JTE结构，使得第一沟槽底部的电场得以分散，纵向电场在终端保护区得以横向延伸，有效地提高了深沟槽MOSFET
深沟 mosfet 终端结构

[实用新型]一种屏蔽栅功率MOSFET-CN202221825967.X有效
发明人：白羽 -专利权人：扬杰科技（无锡）有限公司
申请日： 2022-07-14 - 公布日： 2022-11-25 - 主分类号： H01L29/06 文献下载
摘要：该结构主要包括：衬底；外延层；硬掩膜；深沟槽；场介质层；源极，其通过在深沟槽内的场介质层上淀积源极多晶硅形成，在形成源极后去除在外延层表面上的场介质层，并在深沟槽顶部去除预定厚度的场介质层形成小沟槽；介质层，其生长在去除场介质层后的外延层的表面、小沟槽的表面、以及源极多晶硅的表面；栅极沟槽，其利用有源区掩膜版在深沟槽内的介质层蚀刻得到；栅极氧化层；栅极。本申请可使沟槽内的栅极和源极之间保留较厚的场介质层做隔离，能够降低栅源漏电情况，降低器件寄生电容，进一步改善器件的参数性能，提高器件的可靠性。
一种屏蔽功率 mosfet

[发明专利]一种屏蔽栅沟槽MOSFET及其制造方法-CN202210472170.4在审
发明人：刘挺;张振宇;赵群;张博;王毅 -专利权人：扬杰科技（无锡）有限公司
申请日： 2022-04-29 - 公布日： 2022-07-12 - 主分类号： H01L29/423 文献下载
摘要：本申请公开了一种屏蔽栅沟槽MOSFET及其制造方法，属于集成电路领域。该屏蔽栅沟槽MOSFET主要包括：衬底片；外延层，其生长在衬底片上；硬掩膜，其通过在外延层上淀积氧化硅形成，并在形成深沟槽后移除；深沟槽，其利用沟槽掩膜版在硬掩膜上刻蚀外延层得到；场介质层，其生长在深沟槽的表面且与述源极多晶硅的表面平齐；源极多晶硅，其填充在深沟槽内的场介质层上；栅极沟槽，其利用有源区掩膜版在场介质层表面刻蚀场介质层得到；栅极氧化硅，其通过在栅极沟槽表面氧化形成；栅极多晶硅，其在栅极沟槽的栅极氧化硅上淀积。
一种屏蔽沟槽 mosfet 及其制造方法

[发明专利]深沟槽隔离结构的形成方法及半导体器件的形成方法-CN202110090016.6有效
发明人：刘张李;蒙飞;刘宪周 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-01-22 - 公布日： 2023-06-02 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种深沟槽隔离结构的形成方法及半导体器件的形成方法，在所述深沟槽隔离结构的形成方法中，通过先形成浅沟槽隔离结构，然后，在第二绝缘层和所述浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有一开口，所述开口对准所述浅沟槽隔离结构，并且所述开口的宽度小于所述浅沟槽隔离结构的宽度；接着，以所述图形化的光刻胶层为掩膜，采用湿法刻蚀工艺依次刻蚀所述浅沟槽隔离结构和第一绝缘层，以形成深沟槽，由于，在刻蚀浅沟槽隔离结构和第一绝缘层时，采用湿法刻蚀工艺，由此，可以避免产生副产物，从而可以避免形成的深沟槽隔离结构与所述半导体衬底之间存在副产物，进而可以避免造成污染。
深沟隔离结构形成方法半导体器件

[实用新型]一种屏蔽栅沟槽MOSFET-CN202221029386.5有效
发明人：刘挺;张振宇;赵群;张博;王毅 -专利权人：扬杰科技（无锡）有限公司
申请日： 2022-04-29 - 公布日： 2022-09-23 - 主分类号： H01L29/423 文献下载
摘要：本申请公开了一种屏蔽栅沟槽MOSFET，属于集成电路领域。该屏蔽栅沟槽MOSFET主要包括：衬底片；外延层，其生长在衬底片上；硬掩膜，其通过在外延层上淀积氧化硅形成，并在形成深沟槽后移除；深沟槽，其利用沟槽掩膜版在硬掩膜上刻蚀外延层得到；场介质层，其生长在深沟槽的表面且与述源极多晶硅的表面平齐；源极多晶硅，其填充在深沟槽内的场介质层上；栅极沟槽，其利用有源区掩膜版在场介质层表面刻蚀场介质层得到；栅极氧化硅，其通过在栅极沟槽表面氧化形成；栅极多晶硅，其在栅极沟槽的栅极氧化硅上淀积。
一种屏蔽沟槽 mosfet

[发明专利]分离栅沟槽MOSFET器件的形成方法-CN202310324116.X在审
发明人：李秀然;翟盼;王彩虹 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-03-29 - 公布日： 2023-06-30 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种分离栅沟槽MOSFET器件的形成方法，包括：提供衬底，衬底包括位于中心的第一区域和位于边缘的第二区域；在第一区域上形成第一深沟槽，第二区域上形成有第一浅沟槽；在第一深沟槽内形成第一氧化层，第一氧化层覆盖第一深沟槽的侧壁并且形成第二深沟槽，第一浅沟槽内形成有第二氧化层，第二氧化层覆盖第一浅沟槽的侧壁并且形成第二浅沟槽；在第二深沟槽内形成第一多晶硅，第二浅沟槽内形成有第二多晶硅；形成阻挡层覆盖第二区域
分离沟槽 mosfet 器件形成方法

[发明专利]集成电路-CN201810300232.7在审
发明人：颜于华;高境鸿;王柏仁;蔡宗翰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-04 - 公布日： 2019-05-21 - 主分类号： H01L27/12 文献下载
摘要：一种集成电路包含一半导体基底、一隔离区、一第一主动元件以及至少一深沟槽隔离结构。隔离区是位于半导体基底中。第一主动元件是位于半导体基底上。深沟槽隔离结构从隔离区的一底部朝向半导体基底的一底部延伸。深沟槽隔离结构具有至少一气隙于其中。
半导体基底深沟槽隔离结构隔离区主动元件集成电路延伸

[发明专利]电容器带体连接结构及制作方法-CN201510982849.8有效
发明人： V·S·巴斯克尔;K·程;B·R·奇普里安伊;R·迪瓦卡鲁尼;B·J·格林;A·克哈基菲奥兹;B·Y·金;W·L·尼科尔 -专利权人：格罗方德半导体公司
申请日： 2015-12-24 - 公布日： 2019-09-06 - 主分类号： H01L29/92 文献下载
摘要：本发明涉及电容器带体连接结构及制作方法，揭示用于深沟槽电容器连接的结构及方法。此结构包括电容器导体的缩小直径顶端部分。这使得介于邻接深沟槽电容器之间的有效间隔增大。接着沉积硅化物或附加多晶硅以完成介于该深沟槽电容器与邻接晶体管之间的连接。
电容器连接结构制作方法

[发明专利]一种绝缘结构的形成方法和半导体结构-CN200810109131.8有效
发明人：王鸿钧 -专利权人：联华电子股份有限公司
申请日： 2008-05-23 - 公布日： 2009-11-25 - 主分类号： H01L21/8242 文献下载
摘要：首先提供基材，基材中包含了填有硅材料的深沟槽以及与深沟槽邻接的浅沟槽隔离，基材上依序包含图案化的衬垫氧化层与硬掩模，其中图案化的衬垫氧化层与硬掩模一起定义了深沟槽的开口。其次，进行氧化步骤，使得深沟槽的硅材表面形成第一氧化层，而作为过路栅极绝缘结构。之后，在开口中形成第一硅层以覆盖第一氧化层。接着，再移除硬掩模。
一种绝缘结构形成方法半导体

[发明专利]在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法-CN201010258080.2有效
发明人：李天贺 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2010-08-19 - 公布日： 2012-03-14 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及半导体技术领域，特别涉及一种在深沟槽肖特基二极管晶圆的深沟槽内淀积多晶硅的方法，用以解决现有技术中存在的在沟槽较深时，有可能导致晶圆翘曲严重，致使光刻机无法进片，影响正常生产工艺，降低生产效率的问题该方法包括：将具有深沟槽的晶圆放入反应室；在晶圆的深沟槽内淀积掺杂的多晶硅。
深沟槽肖特基二极管槽内淀积多晶方法

[发明专利]监控深沟槽刻蚀深度均匀性的方法-CN201710068652.2有效
发明人：郁新举 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2017-02-08 - 公布日： 2019-10-11 - 主分类号： H01L21/66 文献下载
摘要：本发明公开一种监控深沟槽刻蚀深度均匀性的方法，包括以下步骤：1)准备硅通孔硅片；2)在步骤1)的硅片的背面进行减薄；3)在步骤2)的减薄过程中记录硅片的厚度变化及压力变化；4)根据步骤3)的厚度变化以及压力变化绘制曲线，计算沟槽深度的均匀性。本方法操作过程简单，且成本低，能够有效的监控深沟槽刻蚀深度均匀性，该方法基本不受深沟槽的深度的影响，尤其是对于现有技术中采用常规红外两侧机台难以检测的大的深宽比的深沟槽工艺，也能取得很好监控效果。
监控深沟刻蚀深度均匀方法

[发明专利]包含深沟槽结构的半导体器件的制作方法-CN202111413916.6在审
发明人：李佳龙;范晓 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-11-25 - 公布日： 2022-03-01 - 主分类号： H01L21/762 文献下载
摘要：本申请公开了一种包含深沟槽结构的半导体器件的制作方法，包括：提供一衬底，衬底上形成有第一外延层，第一外延层上形成有衬垫氧化层，衬垫氧化层上形成有硬掩模层，硬掩模层上形成有第一氧化层，衬底上的区域包括第一区域和第二区域，第一区域用于形成对位标记，第二区域用于形成半导体器件；通过光刻工艺进行第一刻蚀处理，在第一区域形成第一沟槽，在第二区域形成第二沟槽，第一沟槽和第二沟槽的深度相同，第一沟槽和第二沟槽底部的第一外延层暴露；通过光刻工艺对第二区域进行第二刻蚀处理，使第二沟槽的深度至第一外延层中的预定区域，形成深沟槽；在第一沟槽中形成对位标记，在深沟槽中形成深沟槽结构。
包含深沟结构半导体器件制作方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top