“深沟槽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果91883个，建议您升级VIP下载更多相关专利

[发明专利]控制eDRAM深沟槽上方的外延生长以及如此形成的eDRAM-CN201710045521.2有效
发明人： M·A·史密斯;S·S·马哈詹;H·L·霍 -专利权人：格罗方德半导体公司
申请日： 2017-01-20 - 公布日： 2020-10-20 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及控制eDRAM深沟槽上方的外延生长以及如此形成的eDRAM，其提供形成eDRAM的多晶硅填充深沟槽的方法。该方法可包括在衬底中形成多个多晶硅填充深沟槽。向该沟槽的上部引入外延抑制掺杂物。接着，在该衬底上方形成多个鳍片，各多晶硅填充深沟槽包括延伸于其上方的相应鳍片。至少在该多晶硅填充深沟槽上方外延生长硅层。该多晶硅填充深沟槽中的该掺杂物用以控制该硅层的该外延生长，以消除或防止在先进技术节点与相邻鳍片和/或深沟槽短路。
控制 edram 深沟上方外延生长以及如此形成

[发明专利]半导体结构与绝缘结构的形成方法-CN200810131012.2无效
发明人：苏怡男 -专利权人：联华电子股份有限公司
申请日： 2008-08-19 - 公布日： 2010-02-24 - 主分类号： H01L21/768 文献下载
摘要：在该绝缘结构的形成方法中，首先，提供基底，其中具有浅沟槽隔离。其次，在基底表面形成图案化掩模层。然后，通过图案化掩模层蚀刻基底，以于浅沟槽隔离相对两侧分别形成第一深沟槽与第二深沟槽，以及第一底切与第二底切。再来，在第一深沟槽与第二深沟槽中分别部分填充硅。继续，以绝缘材料填满第一深沟槽与第二深沟槽以形成绝缘结构。
半导体结构绝缘形成方法

[发明专利]多级沟槽肖特基二极管及其制作方法-CN202111667374.5在审
发明人：袁俊;丁琪超 -专利权人：湖北九峰山实验室
申请日： 2021-12-30 - 公布日： 2022-03-04 - 主分类号： H01L29/872 文献下载
摘要：本申请公开了一种多级沟槽肖特基二极管及其制作方法，肖特基二极管包括：外延片，包括半导体基底以及位于半导体基底表面上的外延层；设置在外延层背离半导体基底一侧的深沟槽，包括在第一方向上依次排布的多个子沟槽；第一方向为深沟槽的开口指向底部的方向；相邻的两个子沟槽中，靠近深沟槽底部的子沟槽的宽度小于远离深沟槽底部的子沟槽的宽度；深沟槽的侧壁以及底部具有掺杂层；外延层背离半导体基底一侧表面内具有包围深沟槽开口的电场缓冲区，与掺杂层接触；位于半导体基底背离外延层一侧的阴极；位于深沟槽内的填充结构以及阳极，填充结构位于阳极与深沟槽的底部之间；掺杂层以及电场缓冲区均是与外延层反型掺杂。
多级沟槽肖特基二极管及其制作方法

[实用新型]多级沟槽肖特基二极管-CN202123436685.9有效
发明人：袁俊 -专利权人：湖北九峰山实验室
申请日： 2021-12-30 - 公布日： 2022-05-10 - 主分类号： H01L29/872 文献下载
摘要：本申请公开了一种多级沟槽肖特基二极管，肖特基二极管包括：外延片，包括半导体基底以及位于半导体基底表面上的外延层；设置在外延层背离半导体基底一侧的深沟槽，包括在第一方向上依次排布的多个子沟槽；第一方向为深沟槽的开口指向底部的方向；相邻的两个子沟槽中，靠近深沟槽底部的子沟槽的宽度小于远离深沟槽底部的子沟槽的宽度；深沟槽的侧壁以及底部具有掺杂层；外延层背离半导体基底一侧表面内具有包围深沟槽开口的电场缓冲区，与掺杂层接触；位于半导体基底背离外延层一侧的阴极；位于深沟槽内的填充结构以及阳极，填充结构位于阳极与深沟槽的底部之间；掺杂层以及电场缓冲区均是与外延层反型掺杂。
多级沟槽肖特基二极管

[实用新型]一种墙面深沟槽构件及结构-CN201920181945.6有效
发明人：张扬;周洁;张赶赶 -专利权人：重庆格上建材有限公司
申请日： 2019-02-01 - 公布日： 2020-04-24 - 主分类号： E04F13/072 文献下载
摘要：为了解决现有墙面深沟槽施工效率低的问题，涉及一种墙面深沟槽构件及结构；本实用新型提供了一种墙面深沟槽构件，包括底板，底板的两端设置有侧板，两个侧板与底板构成了深沟槽。采用深沟槽构件的形式预先铺设，然后侧板对EPS板的铺设起到限位作用，并且后期无需撤出，其深沟槽的顺直度和防水性均明显优于现有技术中涂抹饰面砂浆材料的方式，并且极大的提升了施工效率，解决了现有墙面深沟槽施工效率低的问题，同时还杜绝了深沟槽内容易积水导致对墙面质量影响，保证了墙面结构的安全性。
一种墙面深沟构件结构

[发明专利]多深度的深沟槽隔离的制造方法-CN202210457939.5在审
发明人：侯新亚;齐瑞生;黄冠群 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-04-27 - 公布日： 2022-07-22 - 主分类号： H01L21/308 文献下载
摘要：本发明公开了一种多深度的深沟槽隔离的制造方法，包括：步骤一、在半导体衬底上形成和一种深度的深沟槽隔离对应的硬质掩膜层；步骤二、定义出一种深度的深沟槽隔离的形成区域，进行刻蚀使硬质掩膜层图形化；步骤三、根据深沟槽隔离的深度数量，重复步骤一和二得到各种深度的深沟槽隔离对应的硬质掩膜层的图形化结构；步骤四、同时定义出各种深度的深沟槽隔离的图形结构，对所定义区域的硬质掩膜层图形和半导体衬底进行刻蚀同时形成各种深度的深沟槽。本发明能一步刻蚀形成各种深度的深沟槽，从而能简化刻蚀工艺并提高刻蚀速率和产能；还能避免各种深度的深沟槽分别刻蚀时各种沟槽填充物如BARC无法完全去除的缺陷，从而能提高产品良率。
深度深沟隔离制造方法

[实用新型]半导体封装和半导体结构-CN202320542932.3有效
发明人：郭富强 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-20 - 公布日： 2023-09-19 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种半导体封装和半导体结构，半导体结构包括基板和形成在基板中的深沟槽电容器区域。深沟槽电容器区域包括多个深沟槽电容器单元，并且每个深沟槽电容器单元包括从基板的顶表面向下延伸的沟槽、设置在沟槽中的第一导电层、设置在沟槽中的第二导电层，以及由第一导电层及第二导电层夹置的介电层。每个深沟槽电容器单元是细长的，并且多个深沟槽电容器单元的第一群组在第一方向上水平延伸，而多个深沟槽电容器单元的第二群组在第二方向上水平延伸。
半导体封装结构

[发明专利]具有自对准沉块的深沟槽-CN201510810635.2在审
发明人：萨米尔·P·佩恩达尔卡尔;胡炳华;阿巴斯·阿里;亨利·利茨曼·爱德华兹;约翰·P·埃尔代利亚茨;布里顿·罗宾斯;贾维斯·本杰明·雅各布斯 -专利权人：德州仪器公司
申请日： 2015-11-20 - 公布日： 2016-06-01 - 主分类号： H01L29/06 文献下载
摘要：本申请案涉及一种具有自对准沉块的深沟槽。具有埋入层(106)的半导体装置(100)具有邻接所述埋入层(106)的深沟槽结构(114)及沿着所述深沟槽结构(114)的侧壁的自对准沉块(122)。所述半导体装置(100)可通过形成深沟槽的向下到所述埋入层(106)的一部分，且沿着所述深沟槽的侧壁将掺杂剂植入到所述半导体装置(100)的衬底(102)中并随后形成所述深沟槽的在所述埋入层(106)下方延伸的其余部分而形成替代地，所述半导体装置(100)可通过形成所述深沟槽以在所述埋入层(106)下方延伸，且随后沿着所述深沟槽的侧壁将掺杂剂植入到所述半导体装置(100)的所述衬底(102)中而形成。
具有对准深沟

[发明专利]一种半导体器件的制造方法及半导体器件-CN202310458248.1在审
发明人：古立亮;罗清威 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2023-04-25 - 公布日： 2023-08-22 - 主分类号： H01L31/18 文献下载
摘要：本发明公开了一种半导体器件的制造方法及半导体器件，制造方法包括：提供半导体基材，半导体基材具有相对的功能器件面和背面；从半导体基材的功能器件面向半导体基材开设第一深沟槽，并在第一深沟槽中形成第一隔离层以作为隔离区；其中，隔离区用于隔离所述半导体基材中的器件区；从半导体基材的背面向半导体基材开设第二深沟槽，并在第二深沟槽中填充第二隔离层以形成深沟槽隔离结构；其中，第二深沟槽处于第一深沟槽在半导体基材的背面上的投影区域中；即本申请能有效加深深沟槽隔离的深度，且降低暗计数，提高半导体器件的性能。
一种半导体器件制造方法

[发明专利]超级结深沟槽的制造方法-CN201510458686.3有效
发明人：孙孝翔;熊磊 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2015-07-30 - 公布日： 2018-06-19 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种超级结深沟槽的制造方法，包括步骤：在N型硅基片上形成硬掩膜层；进行光刻工艺定义出超级结深沟槽的形成区域；对硬掩膜层进行刻蚀；对超级结深沟槽的形成区域的硅进行刻蚀形成超级结深沟槽，通过设置超级结深沟槽的刻蚀工艺条件来改善超级结深沟槽的面内均匀性，包括通过将RF源功率调节到400W～600W以及通过将SF6和O2的气体流量比设置为大于2：1来改善超级结深沟槽的面内均匀性。本发明能改善深沟槽的深度面内均匀性，从而改善器件的击穿电压的面内均匀性。 1
深沟槽超级结面内均匀性硬掩膜层刻蚀气体流量比功率调节光刻工艺击穿电压刻蚀工艺制造

[发明专利]相变存储器深沟槽隔离结构及制作方法-CN201010560166.0有效
发明人：李凡 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2010-11-25 - 公布日： 2012-05-30 - 主分类号： H01L21/762 文献下载
摘要：一种相变存储器深沟槽隔离结构及制作方法，其中相变存储器深沟槽隔离结构制作方法包括：提供半导体衬底，所述半导体衬底内形成有深沟槽；在所述深沟槽内形成填充层，且所述填充层厚度小于所述深沟槽深度；在所述深沟槽顶部的两侧侧壁形成侧墙，且所述深沟槽两侧侧壁内的侧墙之间具有暴露所述填充层的空隙；去除所述填充层；形成覆盖所述半导体衬底，且填充所述深沟槽顶部的两侧侧壁内侧墙之间间隙的介质层；平坦化所述介质层，直至露出半导体衬底。
相变存储器深沟隔离结构制作方法

[发明专利]具有部分垂直信道的存储单元的主动区自对准制程-CN03136554.X有效
发明人：张明成;陈逸男;黄则尧 -专利权人：南亚科技股份有限公司
申请日： 2003-05-23 - 公布日： 2004-11-24 - 主分类号： H01L21/822 文献下载
摘要：本发明提供一种具有部分垂直信道的存储单元的主动区自对准制程，首先，提供一半导体基底，半导体基底包含有二深沟槽；接着，于每一深沟槽内形成一深沟槽电容，深沟槽电容低于半导体基底表面，于每一深沟槽电容表面上形成一隔绝层；然后，于每一深沟槽内填满一罩幕层，且于深沟槽间的半导体基底上形成一光阻层，其中光阻层覆盖罩幕层的部分表面；以光阻层及罩幕层为蚀刻罩幕，蚀刻半导体基底至低于隔绝层的高度；及去除光阻层及罩幕层，其中深沟槽电容间的突出柱状半导体基底即为一主动区
具有部分垂直信道存储单元主动对准

[发明专利]BSI工艺深沟槽隔离制造方法-CN202010780590.X在审
发明人：赵春山;康柏;张武志;曹亚民;周维 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-08-06 - 公布日： 2020-12-04 - 主分类号： H01L27/146 文献下载
摘要：本发明公开了一种BSI工艺深沟槽隔离制造方法，包括以下步骤：刻蚀形成深沟槽隔离后淀积第一预设厚度的金属，将深沟槽隔离填充满并在深沟槽隔离表面及两侧形成覆盖层；采用研磨去除第二预设厚度的部分覆盖层；采用晶圆面内刻蚀速率能调节刻蚀工艺，刻蚀去除剩余的覆盖层，仅保留深沟槽隔离中的金属填充。本发明可改善晶圆面内均匀性，解决晶圆边缘窗口不足的问题；采用两步移除深沟槽隔离表面金属还可以调节深沟槽隔离顶部金属尺寸，降低天线效应，降低RTS。
bsi 工艺深沟隔离制造方法

[发明专利]深沟槽电容器件的制作方法-CN201410534883.4在审
发明人：杨承 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-11 - 公布日： 2016-05-11 - 主分类号： H01L21/334 文献下载
摘要：本申请提供了一种深沟槽电容器件的制作方法。该制作方法包括：步骤S1，在半导体衬底中形成第一深沟槽；步骤S2，在距半导体衬底表面0.3～1μm以下的第一深沟槽周围的半导体衬底中形成掩埋电极；步骤S3，在第一深沟槽中设置填充材料；步骤S4，实施CMOS前端工艺，得到位于半导体衬底上的层间介质层；步骤S5，对层间介质层进行刻蚀使填充材料裸露；步骤S6，去除填充材料，使第一深沟槽的侧壁裸露形成第二深沟槽；以及步骤S7，在第二深沟槽中设置依次远离第二深沟槽侧壁的介电材料层和上电极采用填充材料避免了CMOS前端工艺对深沟槽结构以及介电材料层的破坏，使得所形成的介电材料层保持较高的电荷容量和稳定性。
深沟电容器件制作方法

[发明专利]图像传感器的深沟槽隔离形成方法、半导体器件结构-CN202011536612.4有效
发明人：李佳龙;黄鹏;范晓;钱文生;房子荃 -专利权人：华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
申请日： 2020-12-23 - 公布日： 2022-09-20 - 主分类号： H01L27/146 文献下载
摘要：本申请公开了一种图像传感器的深沟槽隔离形成方法、半导体器件结构，涉及半导体制造领域。该方法包括在衬底上生长第一外延层；在第一外延层表面形成硬掩膜层；在第一外延层中形成若干个纵横排列的深沟槽；在深沟槽内形成第二外延层；通过热氧化工艺，在深沟槽内形成预定厚度的氧化层；对衬底进行回刻蚀，露出第二外延层；快速生长第三外延层，第三外延层覆盖深沟槽的顶部，第三外延层的掺杂浓度大于第二外延层的掺杂浓度；对衬底表面进行CMP处理，在衬底上形成深沟槽隔离；解决了在通过外延生长方式形成深沟槽隔离时，深沟槽交叉区域的顶部和底部容易出现缺陷的问题；达到了优化深沟槽隔离的形成工艺，提升器件性能的效果。
图像传感器深沟隔离形成方法半导体器件结构