“深沟槽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果91883个，建议您升级VIP下载更多相关专利

[发明专利]一种垂直型双向SCR低电容TVS器件-CN202310862502.4有效
发明人：朱伟东;赵泊然 -专利权人：江苏应能微电子股份有限公司
申请日： 2023-07-14 - 公布日： 2023-09-12 - 主分类号： H01L27/02 文献下载
摘要：公开了一种垂直型双向SCR低电容TVS器件，包括：衬底；位于衬底上方的第一外延层；在第一外延层上方两侧分别设置有第一埋层和第二埋层；第一埋层与第二埋层的上方制作有第二外延层；第二外延层的表面至第一外延层体内设置有第一深沟槽、第二深沟槽和第三深沟槽；第一深沟槽与第二深沟槽之间的第二外延层表面上制作有第一注入区和第二注入区；第二深沟槽与第三深沟槽之间的第二外延层表面上制作有第一注入区和第二注入区；第二注入区位于靠近第二深沟槽的一侧
一种垂直双向 scr 电容 tvs 器件

[发明专利]深沟槽拐角钝化改善的方法-CN201110391830.8有效
发明人：郁新举;吴志勇 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-30 - 公布日： 2013-06-05 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种深沟槽拐角钝化改善的方法，包括步骤：1)在硅基板上成长一层硬质掩膜板基材，并形成光刻图案；2)刻蚀形成硬质掩膜板图案；3)刻蚀形成深沟槽；4)将硬质掩膜板向两侧刻蚀；5)去除深沟槽顶部尖角本发明能实现深沟槽尖角的钝化，解决了绝缘栅双极型晶体管器件中深沟槽的顶端尖角问题。
深沟拐角钝化改善方法

[发明专利]半导体器件的制造方法-CN200610087663.7有效
发明人：李培瑛 -专利权人：南亚科技股份有限公司
申请日： 2006-05-31 - 公布日： 2006-12-06 - 主分类号： H01L21/82 文献下载
摘要：首先，提供一衬底，其中衬底包括多个设置于其中的深沟槽电容器，且深沟槽电容器的上部部分超出衬底表面。其后，在深沟槽电容器的上部部分的侧壁形成间隙壁，暴露一为深沟槽电容器所围绕的预定区。接着，以深沟槽电容器的上部部分和间隙壁为掩模，蚀刻预定区，以形成一凹陷区。接着，形成一镶嵌式栅极于凹陷区中。
半导体器件制造方法

[发明专利]一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅SBD器件-CN201711293398.2在审
发明人：袁俊;黄兴;倪炜江;窦娟娟 -专利权人：北京世纪金光半导体有限公司
申请日： 2017-12-08 - 公布日： 2018-05-08 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种具有掩埋悬浮结和周边深沟槽保护结构的碳化硅SBD器件，该器件的外延层中肖特基结构区下方分布着一层或多层掩埋构造的多个悬浮P+区构成的均匀离散结构，碳化硅SBD器件的周边JTE或者场限环到划片道之间设置有若干个深沟槽保护结构；深沟槽保护结构垂直穿透均匀离散结构；深沟槽保护结构的深沟槽中填充高介电常数介质、多晶硅或金属。本申请通过在碳化硅SBD器件元胞中结合掩埋悬浮结构和与其相连的周边深沟槽保护结构，能进一步增强SBD悬浮结器件的耐压能力和抗干扰能力，减少边缘漏电。该申请的器件结构的周边深沟槽还可以作为seal ring保护芯片内部有源区，使划片的损伤裂纹等终止在沟槽区域。
一种具有掩埋悬浮周边深沟保护结构碳化硅 sbd 器件

[发明专利]深沟槽中外延生长的方法-CN202110173513.2在审
发明人：黄秋铭;杨瑞坤;赵立新;李朝勇;邱裕明;张拥华 -专利权人：格科半导体（上海）有限公司
申请日： 2021-02-09 - 公布日： 2022-08-16 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种深沟槽中外延生长的方法，包括：S1：在半导体基底中形成深沟槽；S2：在小于30托的低压条件下，在所述深沟槽中沉积外延层；S3：刻蚀所述外延层以使所述深沟槽的开口敞开；重复上述步骤S2，S3直至所述外延层填满所述深沟槽的2/3以上深度。本发明先通过重复低压沉积‑刻蚀的循环，使得外延层填满深沟槽的2/3以上深度，后续可以继续采用低压沉积‑刻蚀的循环，也可以采用30托的高压沉积或者高压沉积‑刻蚀的循环（如有必要），直至外延层完全填满深沟槽的全部深度，解决了高深宽比（30：1以上）沟槽中外延生长的孔洞缺陷问题，提高了外延层的质量，改善了器件可靠性。
深沟外延生长方法

[发明专利]沟槽电容动态随机存取存储器元件及其制作方法-CN200610077721.8有效
发明人：林永昌;简山杰;郭建利;李瑞池 -专利权人：联华电子股份有限公司
申请日： 2006-04-24 - 公布日： 2007-10-31 - 主分类号： H01L21/8242 文献下载
摘要：一种沟槽电容结构，包括一半导体基底；一电容深沟槽，形成于该半导体基底中；一领氧化层，设于该电容深沟槽的内壁上，其中该领氧化层于该电容深沟槽底部具有一开口，暴露出该电容深沟槽底部；一第一掺杂多晶硅层，设于该领氧化层及该电容深沟槽底部上；一电容介电层，设于该第一掺杂多晶硅层上；一第二掺杂多晶硅层，设于该电容介电层上，且该第二掺杂多晶硅层填满该电容深沟槽；一深离子井，通过该电容深沟槽底部与该第一掺杂多晶硅层电连接；及一栅极绝缘层，设于该第二掺杂多晶硅层及该浅沟绝缘结构上
沟槽电容动态随机存取存储器元件及其制作方法

[实用新型]沟槽电容结构-CN200620112575.3无效
发明人：林永昌;简山杰;郭建利;李瑞池 -专利权人：联华电子股份有限公司
申请日： 2006-04-24 - 公布日： 2007-05-30 - 主分类号： H01L27/108 文献下载
摘要：一种沟槽电容结构，包括一半导体基底；一电容深沟槽，形成于该半导体基底中；一领氧化层，设于该电容深沟槽的内壁上，其中该领氧化层于该电容深沟槽底部具有一开口，暴露出该电容深沟槽底部；一第一掺杂多晶硅层，设于该领氧化层及该电容深沟槽底部上；一电容介电层，设于该第一掺杂多晶硅层上；一第二掺杂多晶硅层，设于该电容介电层上，且该第二掺杂多晶硅层填满该电容深沟槽；一深离子井，通过该电容深沟槽底部与该第一掺杂多晶硅层电连接；及一栅极绝缘层，设于该第二掺杂多晶硅层及该浅沟绝缘结构上
沟槽电容结构

[发明专利]一种测定深沟槽失效深度的方法-CN200510111271.5有效
发明人：胡佑周 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2005-12-08 - 公布日： 2007-06-13 - 主分类号： H01L21/66 文献下载
摘要：本发明公开一种测定深沟槽失效深度的方法，包括步骤：准备试样且获得失效的深沟槽在样品中的位置；在聚焦离子束样品台转动到预定角度时，在深沟槽的一侧预定距离处采用垂直于样品表面的离子束切割出凹坑；转动聚焦离子束样品台，采用与样品表面倾斜成预定角度的离子束切割包括失效深沟槽在内的样品，并且采用垂直于样品表面的电子束观看失效深沟槽的顶部图像。本发明可以节省对于深沟槽失效深度的分析时间且提高分析的准确度和成功率。
一种测定深沟失效深度方法

[实用新型]一种硅基电容半导体结构-CN202120695396.1有效
发明人：王旭东;司鹏 -专利权人：物元半导体科技（北京）有限公司
申请日： 2021-04-06 - 公布日： 2021-11-30 - 主分类号： H01L23/64 文献下载
摘要：本实用新型涉及一种硅基电容半导体结构，其解决了半导体结构布局不合理、电容密度低的的技术问题，其包括：半导体衬底；深沟槽，位于所述半导体衬底内，用于形成电容器；电容器，分别位于所述深沟槽中，所述电容器包括电极层以及隔离相邻电极层的绝缘层；每n个所述深沟槽等间距组成基本单元，n等于所述深沟槽长度除以深沟槽宽度与深沟槽间距之和的整数倍，每两个临近的所述基本单元互相呈90°分布。
一种电容半导体结构

[发明专利]用于修改层堆叠物的部分的方法-CN202180032653.6在审
发明人：苏克图·阿伦·帕里克 -专利权人：应用材料公司
申请日： 2021-03-11 - 公布日： 2022-12-30 - 主分类号： H01L21/768 文献下载
摘要：方法包含以下步骤：形成深沟槽和窄沟槽，使得在层之间实现期望的低压降。形成深沟槽的方法包含以下步骤：蚀刻可流动电介质的部分，使得深金属触点设置在深沟槽下方。选择性地蚀刻深沟槽以形成修改的深沟槽。形成超级过孔的方法包含以下步骤：形成穿过层超级堆叠物的第二层堆叠物的超级过孔沟槽。本文公开的方法允许减小半导体层堆叠物中的特征结构的电阻，并且从而减小压降。
用于修改堆叠部分方法

[发明专利]沟槽型超结功率器件的制造方法-CN201410323861.3有效
发明人：赵文魁 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-07-08 - 公布日： 2018-12-28 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种沟槽型超结功率器件和一种沟槽型超结功率器件的制造方法，其中，沟槽型超结功率器件的制造方法包括：在衬底上生长第一外延层，在第一外延层上生长第一氧化层；在第一氧化层和第一外延层上刻蚀多个深沟槽；在第一氧化层和多个深沟槽中生长第二外延层；刻蚀掉第一氧化层上的第二外延层；刻蚀掉第一氧化层，并在第一外延层和多个深沟槽上淀积氧化硅层；刻蚀掉除多个深沟槽的侧墙外的其他氧化硅层；在多个深沟槽的侧墙的屏蔽下，在任意相邻的两个深沟槽之间刻蚀浅沟槽；刻蚀掉多个深沟槽的侧墙的氧化硅层。
沟槽型超结功率器件及其制造方法

[发明专利]沟槽的刻蚀方法-CN202210420631.3在审
发明人：张振兴 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-04-20 - 公布日： 2022-07-29 - 主分类号： H01L21/3065 文献下载
摘要：本申请公开了一种沟槽的刻蚀方法，包括：在硅衬底上覆盖光阻，使目标区域暴露；进行刻蚀，在目标区域的硅衬底中形成深沟槽，在刻蚀过程中，通过控制刻蚀的轰击能量和频率降低深沟槽的表面形成草状缺陷的几率；去除光阻本申请通过在进行深沟槽的刻蚀过程中，通过控制刻蚀的轰击能量和频率以降低深沟槽的表面形成草状缺陷的几率，改善了形成得到的深沟槽的形貌，提高了器件的可靠性和良率。
沟槽刻蚀方法

[发明专利]一种屏蔽栅型IGBT器件及其制造方法-CN202111325349.9在审
发明人：王鑫;李宇柱;骆健 -专利权人：南瑞联研半导体有限责任公司
申请日： 2021-11-10 - 公布日： 2022-03-25 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种屏蔽栅型IGBT器件及其制造方法，包括：形成于第一掺杂类型的半导体衬底中的若干沟槽结构，沟槽结构包括顶部沟槽和深沟槽，顶部沟槽位于深沟槽两侧；顶部沟槽内设有栅介质层并填充多晶硅栅；深沟槽的底部表面和侧面形成有所述源极介质层，在深沟槽中填充下段多晶硅和若干间隔的上段多晶硅，上段多晶硅和下段多晶硅之间设置源极介质层、若干上段多晶硅之间也设置源极介质层；顶部沟槽）内的多晶硅栅通过第一接触孔连接到栅极；深沟槽内的上段多晶硅通过第二接触孔连接到发射极或栅极优点：通过在深沟槽自由选择将上段多晶硅电性连接至栅极或者发射极，使得该器件的各极间电容调节非常灵活，能够使得器件的EMI有效降低。
一种屏蔽 igbt 器件及其制造方法

[发明专利]图像传感器的制作方法-CN202211369054.6在审
发明人：施喆天;肖海波;高喜峰;邢家明;于惟玮 -专利权人：豪威科技（上海）有限公司
申请日： 2022-11-03 - 公布日： 2023-01-31 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种图像传感器的制作方法，包括：提供衬底；形成硬掩膜层，硬掩膜层位于衬底表面；形成深沟槽，深沟槽设置在相邻的图像感测部之间；深沟槽包括相互交叉的第一沟槽和第二沟槽；第一沟槽和第二沟槽中交叉区域以外的区域为线性区域；深沟槽由同步刻蚀线性区域的衬底以及交叉区域的硬掩膜层和衬底形成；形成隔离层，隔离层填充深沟槽。通过预先在衬底表面对应深沟槽交叉区域的位置形成硬掩膜层，同一刻蚀工艺中，交叉区域需要刻蚀硬掩膜层和衬底厚度，抵消了线性区域与交叉区域由于特征尺寸不同负载效应导致的刻蚀深度的差异，使线性区域的沟槽深度与交叉区域的沟槽深度之差小于等于预设值
图像传感器制作方法

[发明专利]在图像传感器中制造深沟槽隔离结构的方法及其器件-CN201610592321.4在审
发明人：陈信宏;杨敦年;刘人诚;亚历克斯·卡尔尼茨基;王文德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-07-26 - 公布日： 2017-03-08 - 主分类号： H01L27/146 文献下载
摘要：一种方法，该方法包括在衬底上形成深沟槽隔离结构，该衬底具有与正面表面相对的背面表面，深沟槽隔离结构向着正面表面打开。氧化物层形成在衬底的正面表面上以及深沟槽隔离结构的侧壁和底部上。去除衬底的位于深沟槽隔离结构的开口处的部分并且在衬底上形成外延层。本发明实施例涉及在图像传感器中制造深沟槽隔离结构的方法及其器件。
图像传感器制造深沟隔离结构方法及其器件