[发明专利]包括堆叠芯片的半导体存储器件及具有其的存储模块有效
| 申请号： | 201711274048.1 | 申请日： | 2017-12-06 |
| 公开（公告）号： | CN108155174B | 公开（公告）日： | 2021-06-08 |
| 发明（设计）人： | 金钟完;朴晟喆;裵元一 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/535 | 分类号： | H01L23/535;H01L25/18 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 张波 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明构思涉及包括堆叠芯片的半导体存储器件及具有其的存储模块。一种半导体存储器件包括：存储结构，其包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，第一集成电路芯片插置在所述多个第二集成电路芯片中的一对之间；接口单元，其设置在第一集成电路芯片上，存储结构通过接口单元连接到第三电路，并且接口单元将操作信号传输到第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，其与接口单元以及第一集成电路芯片和所述多个第二集成电路芯片连接；以及与接口单元和第三电路连接的外部互连器。 | ||
| 搜索关键词： | 包括 堆叠 芯片 半导体 存储 器件 具有 模块 | ||
【主权项】：
一种半导体存储器件，包括：存储结构，其包括一个堆叠在另一个上的第一集成电路芯片和多个第二集成电路芯片，其中所述第一集成电路芯片插置在所述多个第二集成电路芯片的一对之间；接口单元，其设置在所述第一集成电路芯片上，其中所述存储结构通过所述接口单元连接到第三电路，以及其中所述接口单元将操作信号传输到所述第一集成电路芯片和所述多个第二集成电路芯片；至少一个芯片间互连器，所述至少一个芯片间互连器与所述接口单元以及所述第一集成电路芯片和所述多个第二集成电路芯片连接；以及外部互连器，其与所述接口单元和所述第三电路连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711274048.1/，转载请声明来源钻瓜专利网。
- 上一篇：包括位线的半导体器件
- 下一篇：能够测试内部信号线的多芯片封装件
- 同类专利
- 一种三维集成电路-202310882744.X
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H01L23/535
- 本申请实施例提供了一种三维集成电路，包括：底部器件层，所述底部器件层具有底部器件层的有源器件、和与之连接的底部器件层的电连接结构；形成在底部器件层上方的上方第一器件层，所述上方第一器件层具有上方第一器件层的有源器件、和与之连接的上方第一器件层的电连接结构；其中，所述底部器件层的电连接结构和所述上方第一器件层的电连接结构之间电连接，底部器件层的有源器件和第一器件层的有源器件为平面结构的CMOS晶体、全环栅极场效应晶体管、鳍式场效应晶体管中的一种或者两种、或者三种。本申请实施例解决了传统的3D封装芯片不能适应芯片的发展方向的技术问题。
- 中介层及其制作方法和集成电路-202210226722.3
- 吴华强;杜宜威;高滨;唐建石;钱鹤 - 清华大学
- 2022-03-09 - 2023-09-19 - H01L23/535
- 一种中介层及其制作方法和集成电路。该中介层包括衬底基板、第一钝化层和后端器件。衬底基板设置有贯穿衬底基板的多个基板通孔；第一钝化层位于衬底基板上；后端器件位于第一钝化层远离衬底基板的一侧。后端器件包括有源层，有源层与衬底基板不同。由此，后端器件可以通过后端工艺在第一钝化层上堆叠，同时又不影响衬底基板的基板通孔的互连密度，进而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
- 芯片及芯片堆叠结构-202310874936.6
- 张家瑞 - 长鑫存储技术有限公司
- 2023-07-17 - 2023-08-18 - H01L23/535
- 本发明涉及一种芯片及芯片堆叠结构，涉及集成电路技术领域。所述芯片包括：芯片本体；互连结构，包括多个贯穿所述芯片本体且彼此间隔设置的互连元件；至少一个所述互连结构为第一互连结构，所述第一互连结构中的所述互连元件为第一互连元件；第一控制电路，设置于所述芯片本体内；所述第一控制电路的输入端与一个所述第一互连结构的每一所述第一互连元件的第一端分别连接，所述第一控制电路的输出端与同一所述第一互连结构的每一所述第一互连元件的第二端分别连接；所述第一控制电路用于根据选择信号将一个所述第一互连元件的第一端接收的信号传输至另一所述第一互连元件的第二端。本发明可以避免部分硅通孔的性能退化而造成整个半导体芯片失效。
- 功率模块及其制造方法-202211040797.9
- 金现旭;俞明日;李贤求;朴准熙 - 现代自动车株式会社;起亚株式会社
- 2022-08-29 - 2023-06-23 - H01L23/535
- 本发明涉及一种功率模块及其制造方法。所述功率模块包括：芯片、上衬底、下衬底、间隔件，所述上衬底设置在芯片的上方并且形成有电路图案；所述下衬底设置在芯片的下方并且形成有电路图案；所述间隔件包括多个金属部和绝缘部，所述多个金属部电连接芯片、上衬底和下衬底中的至少两者以传输电信号，所述绝缘部位于所述多个金属部之间并使金属部绝缘。
- 半导体结构和制造半导体结构的方法-202210936810.2
- 郑创仁;林璟晖;黄富骏;朱昭宏;叶柏辰 - 台湾积体电路制造股份有限公司
- 2022-08-05 - 2023-06-06 - H01L23/535
- 本公开涉及半导体结构和制造半导体结构的方法。一种半导体结构包括第一管芯、第二管芯和管芯间过孔(IDV)。第一管芯包括互连结构和电连接到互连结构的CMOS器件。第二管芯包括存储器元件，该存储器元件包括第一电极、位于第一电极上的铁电层和位于铁电层上的第二电极，其中，从俯视角度看，铁电层的周边区域被第二电极暴露并且围绕第二电极。IDV将第一管芯的互连结构电连接到第二管芯的存储器元件。
- 半导体结构及其形成方法、熔丝阵列-202010174301.1
- 王蒙蒙;李佳龙 - 长鑫存储技术有限公司
- 2020-03-13 - 2023-05-26 - H01L23/535
- 本发明涉及一种半导体结构及其形成方法，一种熔丝阵列，所述半导体结构包括至少两个第一通孔，位于衬底上方；第一导电层，位于所述第一通孔上方，与所述第一通孔电连接；至少两个第二通孔，位于所述第一导电层上方；第二导电层，位于所述第二通孔上方，通过所述第二通孔与所述第一导电层电连接；其中，所述第一通孔与所述第二导电层在所述衬底上的投影均不重叠。所述半导体结构所需的熔断能量较低。
- 降低小尺寸控制栅结构栅电阻的金属布线方法-202010232572.8
- 乔明;董仕达;方冬;王正康;王卓;张波 - 电子科技大学
- 2020-03-28 - 2023-05-02 - H01L23/535
- 本发明提供一种降低小尺寸控制栅结构栅电阻的金属布线方法，在栅结构上每隔一定的间距通过重掺杂多晶硅将相邻两个控制栅槽内的栅电极相连接，在栅连接部位打孔引出金属，为第一层金属；在源区上打孔引出金属，为第二层金属；两层金属之间由介质层隔开，通过第一层金属在Y方向上与栅电极的多点接触，解决Y方向上栅电极路径过长带来的栅电阻增大问题，相邻的连接槽与槽中栅电极的重掺杂多晶硅，于Y方向上的间距可以任意调节，以达到不同的栅电阻需求，大大提高了设计灵活性，由此可利用双层金属，得到低栅电阻的小尺寸控制栅结构的金属氧化物半导体场效应管。
- 采用顶侧接触件和背侧接触件用于FET的功率信号和逻辑信号的顶侧布线和背侧布线的场效应晶体管（FET）电路以及相关的互补金属氧化物半导体（CMOS）电路-202180054719.1
- S·S·宋;D·沙玛;B·查瓦;H·利姆;P·冯;康相赫;金钟海;P·奇达姆巴拉姆;K·雷姆;G·纳拉帕蒂;V·宝娜帕里;F·旺 - 高通股份有限公司
- 2021-07-30 - 2023-04-25 - H01L23/535
- 场效应晶体管(FET)电路采用顶侧接触件和背侧接触件，用于FET的功率信号和逻辑信号的顶侧布线和背侧布线。提供了一种包括FET的FET电路，该FET包括导电沟道、源极、漏极和栅极。该FET电路还包括顶侧金属接触件，该顶侧金属接触件与该FET的源极、该漏极和该栅极中的至少一者电耦合。该FET电路还包括背侧金属接触件，该背侧金属接触件与该FET的该源极、该漏极和该栅极中的至少一者电耦合。该FET电路还包括顶侧金属线和背侧金属线，该顶侧金属线和背侧金属线相应电耦合到该顶侧金属接触件和该背侧金属接触件，以向该FET提供功率布线和信号布线。还提供了包括PFET和NFET的互补金属氧化物半导体(CMOS)电路，PFET和NFET各自包括用于功率布线和信号布线的顶侧接触件和背侧接触件。
- 电极和电子器件-202221979854.5
- D·维特洛;M·德赖 - 意法半导体股份有限公司
- 2022-07-29 - 2023-04-14 - H01L23/535
- 本公开涉及电极和电子器件。激光直接成型LDS部分的封装被模制到第一半导体裸片和第二半导体裸片上。第一半导体裸片与第二半导体裸片之间的裸片到裸片的耦合形成件包括：裸片过孔，延伸通过LDS部分以到达第一半导体裸片和第二半导体裸片；以及裸片到裸片的线，在裸片过孔之间封装的表面处延伸。在激光激活和成型针对裸片过孔和裸片到裸片的线的封装的表面的所选位置之后，位置与提供导电路径的电极接触。本公开的示例提供更好的性能，可以提供具有较低电阻率的连接路径，同时避免被施加到器件粘合焊盘的应力和附加的组装步骤；避免过孔填充问题以及避免附加分配步骤；具有避免天线效应和设计约束的优点。
- 接触结构-201810472293.1
- 舒杰辉;吴旭升;黄海苟;张宏光;刘佩;L·埃科诺米可斯 - 格芯美国公司
- 2018-05-17 - 2023-04-07 - H01L23/535
- 本发明涉及接触结构。本公开涉及半导体结构，更特别地，涉及位于有源栅极结构之上的接触以及制造方法。所述结构包括：由位于侧壁材料之间的导电材料构成的有源栅极结构；位于所述侧壁材料上方的上侧壁材料，所述上侧壁材料与所述侧壁材料的材料不同；以及与所述有源栅极结构中的所述导电材料电接触的接触结构。所述接触结构位于所述侧壁材料之间和所述上侧壁材料之间。
- 多芯片封装结构、多芯片封装结构的制造方法-202211194240.0
- 李德建;韩顺枫;关媛;李博夫;李大猛;杨宝斌;何慧敏;刘丰满 - 北京智芯微电子科技有限公司;国网江苏省电力有限公司;国家电网有限公司
- 2022-09-28 - 2023-03-28 - H01L23/535
- 本公开涉及半导体技术领域，具体涉及一种多芯片封装结构、多芯片封装结构的制造方法，所述多芯片封装结构包括：第一芯片单元、第二芯片单元、基板以及互联桥；基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与所述第二芯片单元电连接。该多芯片封装结构无需在基板上挖腔以嵌入硅桥，可以通过设置在两个芯片单元的上表面的互联桥，以电连接两个芯片单元，实现多个芯片的互连，从而使得多芯片封装结构的制造工艺的难度降低，进而降低了该多芯片封装结构的制造成本。
- 半导体结构及其形成方法-202210938467.5
- 陈明发;萧闵谦;胡致嘉;普翰屏;黄靖祐;林振昇;叶松峯;史朝文 - 台湾积体电路制造股份有限公司
- 2022-08-05 - 2023-02-03 - H01L23/535
- 实施例利用桥接管芯，桥接管芯直接接合至两个或多个器件管芯并且桥接两个或多个器件管芯。每个器件管芯可以具有堆叠在其上的附加器件管芯。在一些实施例中，桥接管芯可以桥接设置在桥接管芯下方和上方的器件管芯。在一些实施例中，几个桥接管芯可以用于将器件管芯桥接至其他邻近的器件管芯。本发明的实施例还涉及半导体结构及其形成方法。
- 半导体结构及其制备方法-202211172310.2
- 郭伟 - 广州粤芯半导体技术有限公司
- 2022-09-26 - 2023-01-31 - H01L23/535
- 本发明涉及一种半导体结构及其制备方法。所述半导体结构包括：衬底，包括相对的正面和背面；第一半导体器件层，位于衬底的正面；第一焊盘，位于衬底的正面，与第一半导体器件层具有间距；第一导电层，与第一半导体器件层及第一焊盘均相连接，以将第一半导体器件层与第一焊盘电连接；第二半导体器件层，位于衬底的背面；第二焊盘，位于衬底的背面，与第二半导体器件层具有间距；第二导电层，与第二半导体器件层及第二焊盘均相连接，以将第二半导体器件层与第一焊盘电连接；互连结构，贯穿第一焊盘、衬底及第二焊盘，以将第一焊盘与第二焊盘电连接。采用本申请的半导体结构能够降低成本。
- 半导体器件-202221987060.3
- A·艾伯蒂内蒂;M·阿莱西 - 意法半导体股份有限公司
- 2022-07-29 - 2023-01-17 - H01L23/535
- 本公开涉及半导体器件，包括：衬底；布置在衬底上的第一半导体裸片；布置在衬底上的第二半导体裸片；激光直接成型LDS材料封装，模制到布置在衬底上的第一半导体裸片和第二半导体裸片上，具有与衬底相对的表面；至少一个导电裸片到裸片耦合结构，在第一半导体裸片和第二半导体裸片之间，至少一个裸片到裸片耦合结构包括：裸片通孔激光器，构造为在LDS材料封装的、与衬底相对的表面与第一半导体裸片和第二半导体裸片之间穿过LDS材料；裸片到裸片线激光器，构造在LDS材料封装的、与衬底相对的表面处并且耦合裸片通孔；以及导电激光诱导正向转移LIFT材料，构造在LDS材料封装中的裸片通孔上和在裸片通孔之间延伸的裸片到裸片线上。提供了改进的半导体器件。
- 一种封装结构及内存芯片-202221692525.2
- 李辉;王虎 - 联想（北京）有限公司
- 2022-06-30 - 2023-01-06 - H01L23/535
- 本申请实施例公开了一种封装结构及内存芯片，该封装结构包括若干个通道，所述若干个通道包括至少两个相互独立的输入通道，以及至少两个相互独立的输出通道；其中，所述输入通道分别连接不同的内存控制器，所述输出通道分别连接不同的内存控制器。这样，通过封装结构上包括至少两个独立的输入输出通道并行，提高了内存的使用效率，减少了内存的封装尺寸，在降低成本同时，还提升了存储性能。
- 内连线结构-202210943683.9
- 李承晋;李劭宽;杨光玮;蔡承孝;黄心岩;张孝慷;眭晓林 - 台湾积体电路制造股份有限公司
- 2022-08-08 - 2023-01-03 - H01L23/535
- 一种内连线结构，包括第一导电特征、具有第一顶面且设置在第一导电特征上的第一衬垫、邻近第一导电特征设置的第二导电特征以及设置在第二导电特征的至少一部分上的第二衬垫。第二衬垫具有第二顶面，且第一衬垫和第二衬垫各自包括二维材料。此内连线结构还包括设置在第一导电特征和第二导电特征之间的第一介电材料和设置在第一介电材料上的介电层。介电层具有第三顶面，且第一顶面、第二顶面和第三顶面是共平面的。
- 半导体封装结构-202111397813.5
- 刘兴治;曾峥;郭哲宏 - 联发科技股份有限公司
- 2021-11-19 - 2022-12-30 - H01L23/535
- 一种半导体封装结构包括前侧重布线层、堆栈结构、后侧重布线层、第一IP核和第二IP核。堆栈结构设置在前侧重布线层上方并且包括第一半导体裸晶和第一半导体裸晶上方的第二半导体裸晶。后侧重布线层配置于堆栈结构上。第一IP核配置于堆栈结构中并通过第一走线通道电性耦合于前侧重布线层。第二IP核配置于堆栈结构中并通过第二走线通道电性耦合后侧重布线层，其中第二走线信道与第一走线信道分离且与前侧重布线层电性绝缘。
- SRAM存储单元、存储结构以及触控装置-202221221445.9
- 雷天飞;李卓 - 北京集创北方科技股份有限公司
- 2022-05-19 - 2022-11-08 - H01L23/535
- 本实用新型公开了一种SRAM存储单元、存储结构以及触控装置，包括多晶硅层，提供第一连接区和第二连接区及晶体管的栅极多晶硅，第一上拉管和第一下拉管的栅极多晶硅相连为第一栅极线，第二上拉管和第二下拉管的栅极多晶硅相连为第二栅极线；第一金属层，提供相互平行的字线、第一内连线和第二内连线；多个第一导电通道，互连多晶硅层和第一金属层，其中，第一栅极线和第二栅极线平行于第一内连线，第一连接区将在第一内连线上的第一导电通道电连接至第一栅极线，第二连接区将在第二内连线上的第一导电通道电连接至第二栅极线。该SRAM存储单元中的字线、第一内连线和第二内连线相互平行，使其可以位于同一金属层上，从而实现两层金属布线。
- 一种磁基板结构及电子装置-202180002967.1
- 向志强 - 华为技术有限公司
- 2021-02-27 - 2022-10-28 - H01L23/535
- 本申请实施例提供一种磁基板结构及电子装置，该磁基板结构包括：第一介质层，第二介质层和第三介质层；第二介质层设置在第一介质层和第三介质层之间；第二介质层包括至少一层磁性材料层；磁性材料层为由磁性材料形成的板状结构，其中，板状结构内设置有过孔，过孔用于实现上下层的电气互联。本申请实施例提供的磁基板结构在第二介质层中加入了磁性材料，不仅能通过磁性材料实现结构支撑，并且利用磁性材料的高效热传导能力使得热量能够迅速均匀地传递给上下层，增强基板热扩散能力，提高产品高温高湿耐受力。此外，当电流从过孔中通过时，受到磁性材料磁导率较高的影响，过孔的电感较大，可等效于电感为磁基板结构上的电路系统提供电感功能。
- 半导体模块-202210423658.8
- 小岛领太;山口晃弘 - 株式会社电装;丰田自动车株式会社;未来瞻科技株式会社
- 2022-04-21 - 2022-10-25 - H01L23/535
- 一种半导体模块，包括基板(100)、设置在基板上的半导体封装(111)、固定基板的外壳、以及Y电容器(Y1‑Y4)。基板中的前表面布线包括与外壳电连接的前表面接地布线(G1)和与连接至半导体封装的后表面布线连接的前表面主布线(P1、N1)。Y电容器在面对半导体封装并且在前表面接地布线和前表面主布线之间的位置设置在基板的前表面上。半导体封装和Y电容器以在半导体封装中流动的电流方向和在Y电容器中流动的电流方向彼此相反的方式设置。
- 半导体结构-202210680171.8
- 唐怡;肖剑锋;李晓杰 - 长鑫存储技术有限公司
- 2022-06-15 - 2022-09-27 - H01L23/535
- 本公开实施例涉及半导体领域，提供一种半导体结构，半导体结构包括：基底，所述基底上具有阵列排布的结构单元；所述结构单元包括多个在第一方向上排列的晶体管组，所述晶体管组包括多层晶体管，所述晶体管在第二方向上延伸；所述第一方向与所述第二方向垂直，且二者平行于所述基底表面；所述结构单元还包括多条在第三方向上延伸的位线，所述位线与同一所述晶体管组的多层所述晶体管电连接；所述第三方向垂直于所述基底表面；多条连接线，多条所述连接线与所述结构单元中的多条所述位线一一对应连接，且阵列排布的结构单元内的一条所述位线被同一所述连接线连接。本公开实施例至少可以减少连接线的数量。
- 一种全金属凸点的互连结构及方法-202210669029.3
- 赵修臣;熊子杉;吴学峰;霍永隽 - 北京理工大学
- 2022-06-14 - 2022-09-23 - H01L23/535
- 本发明涉及一种全金属凸点的互连结构及方法，属于集成电路半导体封装互连技术领域，尤其涉及一种三维封装中的全金属凸点固态互连结构，互连方法。该制备方法为在硅片上制备一层溅射层，使用纳米粒子复合电镀的方式电镀得到凸点和互连焊区金属，使用减层法在电镀层上制备出凸点和互连金属，使用热压超声焊在低温低压条件下进行互连。同时此系统中的凸点也可以换成银基固溶体合金金属。该结构具有良好的材料匹配性，并且互连过程中金属间化合物的生成促进了互连并得到具有高可靠的互连结构。
- 存储器器件、半导体管芯及半导体结构的制造方法-202210503795.2
- 邱荣标;陈佑升 - 台湾积体电路制造股份有限公司
- 2022-05-10 - 2022-09-02 - H01L23/535
- 一种存储器器件包括晶体管和设置在晶体管上并与晶体管电性耦合的存储单元阵列。存储单元阵列包括多个字线、多个位线柱以及插设在字线和位线柱之间多个数据储存层。在存储单元阵列的奇数阶层上的字线的第一部分沿第一方向定向，而在存储单元阵列的偶数阶层上的字线的第二部分沿第二方向定向，第二方向与第一方向成角度偏移。位线柱贯穿奇数阶层和偶数阶层，位线柱中的每一个被数据储存层中的任一个包围。另提供半导体管芯和半导体结构的制造方法。
- 记忆体装置及其制造方法-202210199342.5
- 林孟汉;黄家恩 - 台湾积体电路制造股份有限公司
- 2022-03-02 - 2022-08-09 - H01L23/535
- 本揭露揭示记忆体装置及制造记忆体装置的方法。在一个态样中，该方法包括在第一区域中形成多个第一晶体管及在第二区域中形成多个第二晶体管且在第二区域上方形成堆叠。该方法包括穿过堆叠形成记忆体阵列部分及接口部分。记忆体阵列部分包括记忆体串，而接口部分包括沿侧向延伸的第一导电结构。该方法进一步包括同时在第一区域中形成第二导电结构且在第二区域中形成第三导电结构。第二导电结构各个垂直延伸以电耦合至第一晶体管中的至少一者，而第三导电结构各个垂直延伸穿过记忆体串中的一者以电耦合至第二晶体管中的至少一者。
- 半导体装置-201810127428.0
- 郑基旭;金桐吾;朴硕汉;尹灿植;李基硕;李昊仁;张燽娟;朴济民;洪镇宇 - 三星电子株式会社
- 2018-02-07 - 2022-07-12 - H01L23/535
- 本发明提供一种半导体装置。所述半导体装置包括：衬底，包括单元区、核心区及位于单元区与核心区之间的边界区；边界元件隔离层，位于衬底的边界区中以将单元区与核心区隔开；高介电常数介电层，位于边界元件隔离层的至少一部分及衬底的核心区上；第一逸出功金属图案，包括与边界元件隔离层交叠的第一延伸部，第一逸出功金属图案位于高介电常数介电层上；以及第二逸出功金属图案，包括与边界元件隔离层交叠的第二延伸部，第二逸出功金属图案位于第一逸出功金属图案上，其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
- 一种互连结构、三维存储器件及互连结构的制作方法-202110416366.7
- 甘程;刘威;陈亮 - 长江存储科技有限责任公司
- 2019-09-05 - 2022-06-07 - H01L23/535
- 本发明提供一种互连结构、三维存储器件及互连结构的制作方法，该互连结构包括第一连接焊盘、第一接触部及间隔设置的第一走线、第二走线，其中，第一走线、第一连接焊盘及第二走线位于同一走线层，且第一走线与第二走线通过第一连接焊盘连接，第一接触部位于第一连接焊盘的下方，并与第一连接焊盘电连接。本发明将接触部的位置从高压走线/低压走线的中心移至焊盘的中心，从而消除接触部与虚拟走线之间的击穿点，其好处一方面在于不需要继续增大走线之间的距离，从而有利于有效控制芯片尺寸，另一方面可以有效提高三维存储器件的线对线击穿电压。
- 用于实现密集互连布置结构的拼合-202111112667.7
- G·布歇;A·C-H·韦 - 英特尔公司
- 2021-09-23 - 2022-05-13 - H01L23/535
- 公开了通过使用由减法金属化实现的拼合来制造金属化层Mx的互连布置结构的方法。示例性方法包括提供金属层和在金属层之上的收集层。该方法然后包括通过如下方式形成用于两组金属线的开口：执行第一光刻工艺以在收集层中提供用于第一组线的第一开口，并且然后执行第二光刻工艺以在收集层中提供用于第二组线的第二开口。该方法还包括执行第三光刻工艺以提供与第一轨道的第一开口中的至少一个和第二轨道的第二开口中的至少一个交叠的另一开口(拼合部开口)，并且最后，将第一开口、第二开口和拼合部开口的图案转移到金属层。
- 芯片封装体阵列及芯片封装体-202010517093.0
- 张文远;陈伟政;宫振越 - 上海兆芯集成电路有限公司
- 2020-06-09 - 2022-05-03 - H01L23/535
- 本发明公开一种芯片封装体阵列及芯片封装体，其中该芯片封装体包括下列构件。一支撑结构整体由相同材料形成，并具有一开口。多个支撑导电孔道贯穿支撑结构。一芯片位于开口内。一封装材料位于支撑结构及芯片上，并填充在支撑结构的开口与芯片之间。多个材料导电孔道位于封装材料内，并分别连接这些支撑导电孔道。一材料图案化导电层位于封装材料上，并连接这些材料导电孔道。一第一重布线路结构位于封装材料及材料图案化导电层上。一第二重布线路结构位于支撑结构、芯片及封装材料上。本发明还提供一种晶片封装方法。
- 一种实现多个芯片集成的封装结构及封装方法-202010657091.1
- 王启东;丁才华;万伟康 - 中国科学院微电子研究所
- 2020-07-09 - 2022-04-08 - H01L23/535
- 本发明涉及一种实现多个芯片集成的封装结构及封装方法，属于半导体封装技术领域，解决了现有技术中封装结构集成芯片的数量有限的问题。所述封装结构包括封装本体，所述封装本体包括：衬底，表面设置有多个第一凹槽，多个所述第一凹槽用于设置待集成的多个所述芯片；一体化异形转接板，位于所述衬底的上部，所述转接板用于实现所述多个芯片之间的互联；以及每个所述芯片在所述衬底上的投影与所述转接板在所述衬底上的投影至少部分不重合；其中，每个所述芯片与所述转接板在所述衬底上投影不重合的部分用于实现所述芯片与外部信号的互联。实现了在多个芯片间形成互联，形成完整的多个芯片间高度集成的系统。
- 一种基于多转接板实现多芯片集成的封装结构及封装方法-202010657143.5
- 王启东;丁才华;万伟康 - 中国科学院微电子研究所
- 2020-07-09 - 2022-03-04 - H01L23/535
- 本发明涉及一种基于多转接板实现多芯片集成的封装结构和封装方法，属于半导体封装技术领域，解决了封装结构集成芯片的数量有限的问题。所述封装结构包括封装本体；所述封装本体包括：衬底，表面设置有多个第一凹槽，多个所述第一凹槽用于设置待集成的多个所述芯片；多个转接板，位于所述衬底的上部，每个所述转接板用于实现与所述转接板相邻的两个所述芯片之间的互联；以及每个所述芯片在所述衬底上的投影与所述多个转接板在所述衬底上的投影至少部分不重合；其中，每个所述芯片与所述多个转接板在所述衬底上投影不重合的部分用于实现所述芯片与外部信号的互联。实现了在多个芯片间互联，形成了完整的多个芯片间高度集成的系统。
- 专利分类
