“舒杰辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]在多重图案化工艺期间的电熔丝形成-CN201910222580.1有效
发明人： 舒杰辉;张晓强;尹海洲;张木申;刘金平;臧辉 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2019-03-22 - 公布日： 2023-08-29 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及在多重图案化工艺期间的电熔丝形成，其提供互连结构及制作互连结构的方法。第一互连及第二互连在层间介电层中朝第一方向延伸并且彼此隔开。第三互连配置在该层间介电层中，以将该第一互连连接至该第二互连。该第一互连及该第二互连具有第一宽度，而该第三互连具有小于该第一宽度的第二宽度。
多重图案化工期间电熔丝形成

[发明专利]镀钴过孔集成方案-CN201810413309.1有效
发明人：方强;S·艾哈迈德;孙志国;舒杰辉;D·R·科里;曾伟志 -专利权人：格芯美国公司
申请日： 2018-05-03 - 公布日： 2023-08-15 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及镀钴过孔集成方案。本公开涉及半导体结构，更特别地，涉及镀钴过孔集成方案和制造方法。所述结构包括：由钴材料构成的过孔结构；以及位于所述过孔结构上方的布线结构。所述布线结构被阻挡衬里和所述钴材料加衬并被导电材料填充。
集成方案

[发明专利]接触结构-CN201810472293.1有效
发明人： 舒杰辉;吴旭升;黄海苟;张宏光;刘佩;L·埃科诺米可斯 -专利权人：格芯美国公司
申请日： 2018-05-17 - 公布日： 2023-04-07 - 主分类号： H01L23/535 文献下载
摘要：本发明涉及接触结构。本公开涉及半导体结构，更特别地，涉及位于有源栅极结构之上的接触以及制造方法。所述结构包括：由位于侧壁材料之间的导电材料构成的有源栅极结构；位于所述侧壁材料上方的上侧壁材料，所述上侧壁材料与所述侧壁材料的材料不同；以及与所述有源栅极结构中的所述导电材料电接触的接触结构。所述接触结构位于所述侧壁材料之间和所述上侧壁材料之间。
接触结构

[发明专利]自对准双重图型化用的可变空间心轴切割-CN201810102773.9有效
发明人： 舒杰辉;金炳烨;刘金平 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-02-01 - 公布日： 2023-02-28 - 主分类号： H01L21/033 文献下载
摘要：本发明涉及自对准双重图型化用的可变空间心轴切割，其关于半导体结构，并且更尤指自对准双图型化用的可变空间心轴切口及制造方法。该方法包括：在衬底上形成多个心轴；在该多个心轴及该衬底的已曝露部分附近形成间隔物；移除该多个心轴的其中至少一者的一部分以形成开口；以及以材料在该开口中进行填充。
对准双重化用可变空间心轴切割

[发明专利]在晶体管装置上形成取代栅极结构的方法-CN201811275158.4有效
发明人： 舒杰辉;朴彰绪;山口新平;韩涛;梁容模;刘金平;梁赫洙 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2018-10-30 - 公布日： 2022-03-18 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及在晶体管装置上形成取代栅极结构的方法，本文中所揭示的一种说明性方法格外包括在半导体衬底上面形成牺牲栅极结构，该牺牲栅极结构包含牺牲栅极绝缘层及牺牲栅极电极材料，进行第一栅极切口蚀刻程序，从而在该牺牲栅极电极材料中形成开口，以及在该开口中形成内部侧壁间隔物。在这项实施例中，该方法亦包括：在形成该内部侧壁间隔物之后，穿过该开口进行第二栅极切口蚀刻程序，该第二栅极切口蚀刻程序适于移除该牺牲栅极电极材料，进行氧化退火程序，以及在至少该开口中形成绝缘材料。
晶体管装置形成取代栅极结构方法

[发明专利]形成SADP于SRAM上及SAQP于逻辑上的装置及方法-CN201710551338.X有效
发明人： 舒杰辉;丹尼尔·杰格;加罗·亚克·戴德里安;盛海峰;刘金平 -专利权人：格罗方德半导体公司
申请日： 2017-07-07 - 公布日： 2020-06-30 - 主分类号： H01L21/8244 文献下载
摘要：本发明涉及形成SADP于SRAM上及SAQP于逻辑上的装置及方法，提供一种制造具有降低单元高度的集成电路装置的装置以及方法。一种方法包括，例如：获得具有包括一逻辑区域以及一SRAM区域的一基板，一鳍片材料层，以及一硬掩膜层的一中间半导体装置；沉积一心轴于该逻辑区域的上方；沉积一牺牲间隔层；蚀刻该牺牲间隔层以定义一垂直间隔牺牲组；蚀刻该硬掩膜层；留下一垂直硬掩膜间隔组；沉积一第一间隔层；蚀刻该第一间隔层以定义一第一垂直间隔组于该逻辑区域的上方；沉积一SOH层；于该SRAM区域上方的该SOH层中蚀刻一开口；沉积一第二间隔层；以及蚀刻该第二间隔层以定义一第二间隔组于该SRAM区域的上方。
形成 sadp sram saqp 逻辑装置方法

[发明专利]用于后段制程的牺牲的非晶硅硬掩膜-CN201610423347.6有效
发明人：方强;孙志国;舒杰辉 -专利权人：格罗方德半导体公司
申请日： 2016-06-15 - 公布日： 2019-04-02 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及用于后段制程的牺牲的非晶硅硬掩膜，其起始金属化结构用于电耦合一或多个下层的半导体装置，该结构包括具有一或多个金属填充通孔位于其中的介电材料底层、在底层上方的保护层、及在保护层上方的介电材料顶层。在介电材料顶层上方形成非晶硅的牺牲层，在牺牲层上方形成保护层，并在一或多个金属填充通孔上方形成通过每个层的一或多个通孔，以露出一或多个金属填充通孔的金属。然后，选择性地移除保护层及非晶硅的牺牲层。
用于后段牺牲非晶硅硬掩膜

[发明专利]内牺牲间隔件的互连-CN201710545429.2在审
发明人：孙志国;方强;苏拉·K·帕特尔;舒杰辉 -专利权人：格罗方德半导体公司
申请日： 2017-07-06 - 公布日： 2018-01-16 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及内牺牲间隔件的互连，其揭示互连结构以及形成该互连结构的方法。一间隔件形成于一介电层中的一开口内。于形成该间隔件之后，一导电柱塞形成于该介电层中的该开口内。于形成该导电柱塞后，移除该间隔件以定义位于该介电层中的该开口内的一空气间隙。该空气间隙位于该导电柱塞与该介电层中的该开口之间。
牺牲间隔互连

[发明专利]形成CVD膜的方法-CN200610026561.4有效
发明人：游宽结;平延磊;肖金磊;舒杰辉 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-05-15 - 公布日： 2007-11-21 - 主分类号： C23C16/44 文献下载
摘要：本发明公开了一种在半导体晶片上形成CVD膜的方法，该方法包括利用CVD系统在晶片上形成薄膜，在淀积过程中，不仅通入淀积反应所需的第一气体，而且在淀积的不同阶段通入了不同流量的不参与淀积反应的第二气体，以减少CVD膜淀积时产生的凸起缺陷。本发明有利于形成高质量的CVD膜，进而提高器件的性能及成品率。
形成 cvd 方法