[发明专利]用于封装类集成电路芯片粘接的纳米银基复合焊料在审
| 申请号： | 201711170210.5 | 申请日： | 2017-11-22 |
| 公开（公告）号： | CN108109978A | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 贾要水;胡锐;刘岗岗;段方;王德成;尹国平;刘健;蔡景洋 | 申请（专利权）人： | 贵州振华风光半导体有限公司 |
| 主分类号： | H01L23/488 | 分类号： | H01L23/488;H01B1/02;H01B1/22 |
| 代理公司： | 贵阳中工知识产权代理事务所 52106 | 代理人： | 刘安宁 |
| 地址： | 550018 贵*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于封装类集成电路芯片粘接的纳米银基复合焊料，该复合焊料是由银粉、玻璃粉、有机载体三种成分按一定比例混合而成的，具体的制备方法包括：（1）银粉的制备，（2）玻璃粉的制备，（3）有机载体的制备，（4）焊料的制备。本发明的复合焊料在烧结过程中，能使陶瓷基座与复合焊料、复合焊料与硅芯片之间达到热匹配，减小芯片受到的热应力，进而解决了因材料间的热失配导致芯片崩裂的问题。除此而外，还具有高热导率、高耐热温度、高附着力、高可靠性、低烧结温度、低成本等优点；而且纳米级的玻璃粉和银粉具有表面积大、界面性能好等特点，提高了焊料的粘结性能。主要应用于陶瓷封装集成电路芯片粘接。 | ||
| 搜索关键词： | 复合焊料 制备 集成电路芯片 玻璃粉 银粉 粘接 焊料 有机载体 纳米银 封装 芯片 硅芯片 高附着力 高可靠性 高热导率 界面性能 烧结过程 陶瓷封装 陶瓷基座 粘结性能 崩裂 烧结 低成本 高耐热 纳米级 热匹配 热失配 热应力 减小 应用 | ||
【主权项】：
1. 用于封装类集成电路芯片粘接的纳米银基复合焊料，其特征在于该复合焊料是由银粉、玻璃粉、有机载体三种成分按一定比例混合而成的，具体的制备方法包括：（1）银粉的制备使用纯度为99.95%的银粉，分别制备片状银粉和球状银粉；球状银粉用出料粒径为纳米级粉碎机制备，片状银粉采用球磨机对球状银粉进行球磨，所用的球磨机为行星球磨机和磨球为氧化锆磨球，得到片状银粉粒径为50nm～80nm，球状银粉的粒径为20nm～50nm，均为纳米级；热膨胀系数约为16.2×10-6 /℃；然后将制取的片状银粉和球状银粉按7∶3的重量比进行混合，组成的纳米级银粉混合料备用；（2）玻璃粉的制备使用含90% PbO，含10%的H3 BO3 、Al2 O3 、SiO2 和BaO，热膨胀系数约为4.5×10-6 /℃的玻璃粉，用研磨机将其研磨20h～30h，至其粒径为70nm～100nm，得到合格的玻璃粉备用；（3）有机载体的制备使用松油醇为主要溶剂，加入乙基纤维素、无水乙醇、氢化蓖麻油分别作为流平剂、表面活性剂和触变剂，按照94∶2∶2∶2的重量百分比混合，在80℃的水浴中加热，搅拌均匀，待自然冷却后，用棕色玻璃瓶密封保存备用，防止光照影响到材料特性；（4）焊料的制备首先将玻璃粉和银粉按4∶1的重量比用研磨机研磨2h～3h，混合成均匀固体粉末，然后将该固体粉末与有机载体按9∶1的重量比用搅拌机搅拌1h～2h，直至混合物呈粘稠状态而具有流动性，即得到复合焊料，再将复合焊料用抗氧化聚合材料瓶密封保存，置于-5℃±2℃的冰柜中，以备使用。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州振华风光半导体有限公司，未经贵州振华风光半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711170210.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 指纹辨识模块及其制造方法-201710077332.3
- 张清晖;吴东颖 - 致伸科技股份有限公司
- 2017-02-14 - 2019-11-12 - H01L23/488
- 本发明涉及一种指纹辨识模块及其制造方法，该指纹辨识模块包括基板、指纹感测晶粒、模封层以及电路板。基板具有多电性接点，且多电性接点显露于该基板之外。指纹感测晶粒贴附于基板上且电性连接于基板，以感测一指纹影像。模封层形成于基板上且密封指纹感测晶粒于其中，而电路板具有多连接垫，电路板通过多连接垫以及多电性接点而电性连接于基板；其中，基板与电路板非为一体成型。
- 半导体模块以及半导体模块的制造方法-201910256955.6
- 西田祐平 - 富士电机株式会社
- 2019-04-01 - 2019-11-08 - H01L23/488
- 能够提供一种避免了由于焊料的过度的浸润而产生的不良状况的高质量的半导体模块以及半导体模块的制造方法。半导体模块具备：金属板(2)；设置于金属板(2)之上的焊料(3)；搭载于焊料(3)之上的接合对象部件(半导体芯片(4))；以及3条引导部(2a1～2a3)，其呈线状地设置于金属板(2)的上表面上且接合对象部件(半导体芯片(4))的周围。3条引导部(2a1～2a3)具有与周边区域相比表面粗糙度大的金属表面。
- 晶圆键合结构以及晶圆键合方法-201910728592.1
- 时瑞;高俊九;李志伟;黄仁德 - 德淮半导体有限公司
- 2019-08-07 - 2019-11-08 - H01L23/488
- 本申请涉及半导体技术领域，具体地涉及一种晶圆键合结构以及晶圆键合方法。所述晶圆键合结构包括：第一晶圆，所述第一晶圆的第二面形成有对称分布的第一键合结构和对称分布的第一辅助键合结构；第二晶圆，所述第二晶圆的第一面形成有对称分布的第二键合结构和对称分布的第二辅助键合结构；其中，所述第一键合结构与所述第二键合结构对准键合，第一辅助键合结构与所述第二辅助键合结构对准键合，所述第一辅助键合结构和所述第二辅助键合结构都具有电磁特性。带磁性的第一辅助键合结构和第二辅助键合结构可以相互吸引，提高了对准精度，从而提高了产品良率。
- 半导体装置及半导体装置的制造方法-201510977812.6
- 三浦正幸 - 东芝存储器株式会社
- 2015-12-23 - 2019-11-08 - H01L23/488
- 本发明的实施方式提供一种能够减少半导体芯片的层叠构造在安装时对半导体芯片造成的损伤的半导体装置及半导体装置的制造方法。实施方式的半导体装置通过层叠半导体芯片(P1～P8)而构成芯片层叠体(TA1)，间隔件(8)配置于与焊垫电极(10)的至少一部分重叠的位置，密封树脂(12)一体地填充间隔(SP1、SP2)，且一体地密封芯片层叠体(TA1)。
- 半导体器件结构及其形成方法-201611074839.5
- 林俊成;余振华;卢思维;齐彦尧 - 台湾积体电路制造股份有限公司
- 2016-11-29 - 2019-11-08 - H01L23/488
- 本发明提供一种半导体器件结构。半导体器件结构包括衬底。半导体器件结构包括位于衬底上方的导电结构。半导体器件结构包括位于导电结构上方的多个第一金属氧化物纤维。半导体器件结构包括位于衬底上方并且覆盖导电结构和多个第一金属氧化物纤维的介电层。介电层填充多个第一金属氧化物纤维之间的间隙。本发明还提供了半导体器件结构的形成方法。
- 封装结构-201610133521.3
- 蔡国清;陈培领 - 矽品精密工业股份有限公司
- 2016-03-09 - 2019-11-08 - H01L23/488
- 一种封装结构，包括具有多个导电迹线的基板以及通过多个导电凸块设于部分该导电迹线上的电子元件，其中至少一该导电凸块的端面具有垂直相交的长轴与短轴，且该长轴相对该导电迹线的延伸方向偏转一角度，藉以减少用以结合该导电凸块与导电迹线的焊锡材的用量，而避免相邻的两导电迹线发生桥接，且能避免虚焊的情况发生。
- 包括芯片启动焊盘的半导体封装-201610849635.8
- 李其勇;金相桓;崔炯柱 - 爱思开海力士有限公司
- 2016-09-26 - 2019-11-08 - H01L23/488
- 包括芯片启动焊盘的半导体封装。一种半导体封装包括封装基板以及堆叠在该封装基板上的半导体芯片。所述封装基板可以包括至少一个第一芯片启动指、至少一个第二芯片启动指以及芯片启动焊盘选择指。所述半导体芯片中的每一个包括连接至所述至少一个第一芯片启动指的第一芯片启动焊盘、连接至所述至少一个第二芯片启动指的第二芯片启动焊盘以及连接至所述芯片启动焊盘选择指的芯片启动焊盘选择焊盘。通过施加至所述芯片启动焊盘选择指的信号来选择性地激活所述半导体芯片的所述第一芯片启动焊盘或者所述半导体芯片的所述第二芯片启动焊盘。
- 一种集成电路封装结构及其封装方法-201910627590.3
- 戴世元 - 南通沃特光电科技有限公司
- 2019-07-12 - 2019-11-05 - H01L23/488
- 本发明提供了一种集成电路封装结构及其封装方法，其在绝缘基板的周边区域形成多个凹槽，以使得边缘位置变薄，可以缓和周边处产生的应力，所以能够抑制绝缘基板的翘曲和剥离，提高接合的可靠性。另外，在键合带上形成多个对应于多个凹槽的突起，可以实现更方便的定位，并且能够增强电极与键合带、主端子与键合带的结合力，防止剥离。同时省去了常规使用的覆铜基板（DBC等）。
- 具有穿通通孔和金属层的电连接的半导体装置及层叠方法-201510370065.X
- 朴珉秀 - 爱思开海力士有限公司
- 2015-06-29 - 2019-11-05 - H01L23/488
- 一种半导体装置可以包括第一金属层，所述第一金属层包括第一单元焊盘。所述半导体装置可以第二金属层，所述第二金属层包括第一和第二单元焊盘。所述半导体装置可以包括第一穿通通孔，所述第一穿通通孔将第一金属层的第一焊盘耦合至第一凸块；以及第二穿通通孔，所述第二穿通通孔将第二金属层的第一单元焊盘耦合至第二凸块。第二金属层的第二单元焊盘可以布置在第二金属层的第一单元焊盘的第一方向，以及可以电耦合至第二金属层的第一单元焊盘。
- 半导体装置及其制造方法-201610694439.8
- 前田竹识;福田昌利;松岛良二;青木秀夫 - 东芝存储器株式会社
- 2016-08-19 - 2019-11-05 - H01L23/488
- 提供能够容易地获得稳定的连接的半导体装置及其制造方法。实施方式的半导体装置包括：布线基板、第1半导体元件、第2半导体元件、凸块、粘接部和树脂部。第2半导体元件设置在布线基板与第1半导体元件之间。凸块设置在第1、第2半导体元件之间，将第1、第2半导体元件电连接。粘接部具有第1弹性模量，设置在第1、第2半导体元件之间而将第1、第2半导体元件粘接。树脂部具有比第1弹性模量高的第2弹性模量。树脂部的第1部分设置在第1、第2半导体元件之间。在树脂部的第2部分与布线基板之间，配置第1、第2半导体元件。树脂部的第3部分在与从布线基板朝向第1半导体元件的第1方向交叉的第2方向上与第1、第2半导体元件重叠。
- 一种芯片封装超声波焊接工艺-201810045541.4
- 杨吉明;匡华强;范宇;王彦彦;戴亮;卞敏龙;张正贵 - 江苏海德半导体有限公司
- 2018-01-17 - 2019-11-05 - H01L23/488
- 本发明公开了一种芯片封装超声波焊接工艺，包括以下步骤：步骤一，植焊球；步骤二，叠球；步骤三，拱丝打点；其中，在向上拱丝拉弧时，首先垂直拉弧一定高度，随后水平拉弧到超出芯片的边缘，最后斜向下拉弧到框架管脚，形成平台线弧；步骤四，将步骤三芯片放入到回流焊机，进行回流焊。本发明工艺中，在向上拱丝拉弧时，首先垂直拉弧一定高度，随后水平拉弧到超出芯片的边缘，最后斜向下拉弧到框架管脚，形成平台线弧，从而不仅能够避免产生三角弧的情况，同时还可以防止线弧形变接触到芯片，有效解决了芯片发生短路的问题。本发明工艺设计合理，适合推广使用。
- 绝缘间隔件和电子设备-201822172340.9
- D·奥彻雷 - 意法半导体（格勒诺布尔2）公司
- 2018-12-24 - 2019-11-05 - H01L23/488
- 本实用新型涉及绝缘间隔件和电子设备。绝缘间隔件提供了在用于电子芯片的封装的第一接触和连接器板的第二接触之间的电连接。绝缘间隔件包括具有彼此平行的直线轴线的导电过孔，导电过孔在第一接触和第二接触之间延伸。用于电子芯片的封装被安装到绝缘间隔件的一侧，并且连接器板被安装到绝缘间隔件的相对的一侧。
- 具有间隔件的倒装芯片集成电路封装-201910303953.8
- J·R·M·巴埃洛;R·J·L·格瓦拉 - 德州仪器公司
- 2019-04-16 - 2019-10-29 - H01L23/488
- 本申请的实施例涉及一种用于倒装芯片封装式集成电路的装置及方法。在所描述实例中，一种设备(图4，400)包含半导体衬底(403)及形成于所述半导体衬底(403)的作用表面上的至少两个柱状凸块(405)，所述至少两个柱状凸块(405)延伸远离所述作用表面且具有与所述半导体衬底间隔开的端，其中在所述至少两个柱状凸块的所述端处具有焊接材料(413)。至少一个间隔件(411)形成于所述半导体衬底的所述作用表面上，所述至少一个间隔件从所述半导体衬底的所述作用表面延伸预定距离。封装衬底(409)具有在第一表面上的裸片安装区，所述裸片安装区包含接纳所述至少两个柱状凸块的所述端且接纳所述至少一个间隔件的端的若干部分。模制化合物(433)覆盖所述半导体衬底、所述至少两个柱状凸块、所述至少一个间隔件及所述半导体衬底的至少一部分。
- 半导体晶片、半导体芯片和制造半导体晶片的方法-201910307649.0
- O.布兰克 - 英飞凌科技奥地利有限公司
- 2019-04-17 - 2019-10-29 - H01L23/488
- 本发明涉及半导体晶片、半导体芯片和制造半导体晶片的方法。在实施例中，提供了一种半导体晶片，其包括多个组件位置，其中划线区域定位在组件位置邻近和之间中的至少一个。组件位置包括有源器件结构。至少一个辅助结构位于划线区域中的一个或多个中。辅助结构电耦合到包括钨的辅助接触焊盘。
- 半导体功率器件-201822268288.7
- 许新佳;周炳;陈雨雁;赵承杰;夏凯 - 张家港意发功率半导体有限公司
- 2018-12-29 - 2019-10-29 - H01L23/488
- 本实用新型提供一种半导体功率器件，其包括：衬底层、掺杂P的硅外延层、钝化层以及铝条带；掺杂P的硅外延层形成于所述衬底层上，钝化层形成于掺杂P的硅外延层上，钝化层上开设有键合窗口，键合窗口延伸至掺杂P的硅外延层上，铝条带通过铅锡银键合于键合窗口处，且铝条带用于键合的端部融合于冷却定型的铅锡银中，且铝条带的键合的端部向上抬升铅锡银一半厚度的距离。本实用新型的半导体功率器件中，铝条带通过融合于铅锡银中的方式进行键合，其有利于增大键合区的面积，从而从而减少接触电阻，降低导通电阻。同时，铅锡银与铝条带结合后，再向上抬升一半高度有利于减少芯片承受的应力，减少芯片损伤的可能性。
- 半导体封装结构-201920490015.9
- 吕亮;刘文涛 - 上海思立微电子科技有限公司
- 2019-04-11 - 2019-10-29 - H01L23/488
- 本申请公开一种半导体封装结构，包括：具有相对的第一表面和第二表面的半导体芯片；所述半导体芯片在所述第二表面设有焊盘；所述焊盘具有靠近所述第一表面的第三表面；所述半导体芯片在所述第一表面形成有容纳腔，所述容纳腔朝向所述焊盘延伸直至所述第三表面；与所述焊盘的第三表面直接接触的焊球，所述焊球至少部分位于所述容纳腔内。本申请所提供的半导体封装结构，能减小封装结构的总厚度，同时，降低制作成本，节约制作时间，提高工作效率。
- 半导体器件-201920530107.5
- 张志伟 - 长鑫存储技术有限公司
- 2019-04-18 - 2019-10-25 - H01L23/488
- 本公开提供一种半导体器件，涉及晶圆封装测试技术领域。该半导体器件包括：基底；电介质层，位于远离所述基底的一侧面上；位于所述电介质层上的焊盘；屏障，形成于所述焊盘上，以便将所述焊盘划分为焊接焊盘和测试焊盘。通过在焊盘层上形成屏障将焊盘层划分为焊接焊盘和测试焊盘，使得探针伤害的区域与焊接焊盘不会相互影响，提升芯片的良率与稳定性。
- 半导体器件-201920530895.8
- 张志伟 - 长鑫存储技术有限公司
- 2019-04-18 - 2019-10-25 - H01L23/488
- 本公开提供一种半导体器件，涉及晶圆封装测试技术领域。该半导体器件包括：基底；电介质层，位于远离所述基底的一侧面上；位于所述电介质层上的焊盘；陷阱，形成于所述焊盘中，以便将所述焊盘划分为焊接焊盘和测试焊盘。在焊盘中形成陷阱，将焊盘划分为焊接焊盘和测试焊盘，使得探针伤害的区域与焊接焊盘不会相互影响，提升芯片的良率与稳定性。
- 半导体器件及其制造方法-201410242276.0
- 松本一治;大鸟居英 - 索尼公司
- 2014-06-03 - 2019-10-22 - H01L23/488
- 本发明涉及半导体器件及其制造方法。所述半导体器件包括第一半导体电子元件，所述第一半导体电子元件包括焊盘电极、焊料凸块以及位于焊盘与焊料之间的金属层，所述位于焊盘与焊料之间的金属层被配置成具有底层金属层和主金属层，所述底层金属层形成在所述焊盘电极与所述焊料凸块之间并与所述焊盘电极相连接，且所述主金属层形成在所述底层金属层上，其中，所述主金属层在其外边缘部处具有屋檐部。由此，在本发明中，在抑制大批量生产率的下降和成本的增加的同时防止了半导体电子元件之间的电连接和机械连接的可靠性的降低。
- 半导体器件-201910645110.6
- 五十岚孝行;船矢琢央 - 瑞萨电子株式会社
- 2014-01-29 - 2019-10-18 - H01L23/488
- 使半导体器件特性提高。半导体器件具有形成于层间绝缘膜(IL2)上的线圈(CL1)及布线(M2)；形成于层间绝缘膜(IL3)上的布线(M3)；形成于层间绝缘膜(IL4)上的线圈(CL2)及布线(M4)。且线圈(CL2)与布线(M4)的距离(DM4)比线圈(CL2)与布线(M3)的距离(DM3)大(DM4>DM3)。另线圈(CL2)与布线(M3)的距离(DM3)大于等于位于线圈(CL1)与线圈(CL2)间的层间绝缘膜(IL3)的膜厚与层间绝缘膜(IL4)的膜厚之和。由此能使易产生高电压差的线圈(CL2)与布线(M4)间等的绝缘耐压提高。另设置包围变压器形成区域(1A)和周边回路形成区域(1B)的密封环形成区域(1C)，实现耐湿性的提高。
- 一种晶圆键合堆叠芯片的封装结构及制备方法-201910667794.X
- 任玉龙;曹立强 - 上海先方半导体有限公司
- 2019-07-23 - 2019-10-18 - H01L23/488
- 本发明公开了一种晶圆键合堆叠芯片的封装结构及制备方法，封装结构包括，芯片键合体，包括堆叠设置的多个单体晶圆级芯片，所述单体晶圆级芯片之间通过键合层键合，即晶圆键合后形成堆叠芯片；导电通孔，实现堆叠芯片焊盘功能引出端子连通，本发明实施例提供的封装结构由晶圆键合形成的堆叠芯片通过侧壁信号互连，封装体积小。本发明实施例提供的制备方法，无需复杂TSV工艺，避免了由于对芯片直接或间接制作通孔导致的芯片内应力及损伤问题，制程过程简单，产能高。
- 带有焊料接纳区域的集成电路(IC)封装体及相关联方法-201510627910.7
- 黄永盛 - 意法半导体有限公司
- 2015-09-28 - 2019-10-18 - H01L23/488
- 本申请涉及带有焊料接纳区域的集成电路(IC)封装体及相关联方法。提供一种单芯片集成电路(IC)封装体包括裸片焊盘以及在该裸片焊盘上的限定焊料接纳区域的间隔物环。焊料本体在该裸片焊盘上在该焊料接纳区域内。IC裸片在该间隔物环上并且由在该焊料接纳区域内的焊料本体固定到该裸片焊盘上。包封材料包围该裸片焊盘、该间隔物环和该IC裸片。对于多芯片IC封装体，坝状物结构在该裸片焊盘上并且限定多个焊料接纳区域。对应的焊料本体在该裸片焊盘上在对应的焊料接纳区域内。IC裸片在每一个对应的焊料接纳区域内并且由相应的焊料本体保持在位。包封材料包围该裸片焊盘、该坝状物结构以及该多个IC裸片。
- 一种封装结构-201822263051.X
- 张江华;梁新夫;沈锦新;周海峰;吴昊平;周青云 - 江苏长电科技股份有限公司
- 2018-12-31 - 2019-10-18 - H01L23/488
- 本实用新型涉及一种封装结构，它包括基板(1)，所述基板(1)上设置有金属线路层(2)，所述金属线路层(2)上设置有芯片(3)，所述芯片(3)背面形成一整块的电源端凸块(5)，所述电源端凸块(5)上设置有多个凹槽(6)，每个凹槽(6)内均设置有接地端凸块(4)，所述芯片(3)通过接地端凸块(4)和电源端凸块(5)与金属线路层(2)相连接。本实用新型一种封装结构，它将芯片电源端的凸块全部连接起来，可以在凸块上组成一个供电网络，从而减小电源阻抗。
- 电子部件、系统和方法-201510741877.0
- M·斯坦丁;M·波雷;A·罗伯茨;R·克拉克 - 英飞凌科技奥地利有限公司
- 2015-11-04 - 2019-10-15 - H01L23/488
- 本公开涉及一种电子部件、系统和方法。在一个实施例中，一种电子部件包括嵌入在电介质芯层中的功率半导体器件，以及从该电介质芯层的第一侧面突出的至少一个接触层。该接触层包括电绝缘层以及布置在该电绝缘层上的至少一个接触焊盘。该至少一个接触焊盘与该功率半导体器件电耦合。
- 封装基材及同轴金属柱的制作方法-201610397873.X
- 胡迪群 - 胡迪群
- 2016-06-07 - 2019-10-15 - H01L23/488
- 本发明公开了一种同轴金属柱，包括轴心金属柱、介电层和外层金属层，轴心金属柱设置于封装基材的上层金属垫的上表面；介电层包覆于轴心金属柱的外侧表面；外层金属层包覆于介电层的外侧表面。本发明使用同轴金属柱(coaxial metal pillar)作为芯片封装的电路板侧(PCB side)接点，同轴金属柱应用于电路讯号传输时，外层金属可以隔离噪声干扰，而保持金属柱对讯号传送之完整性。此外，本发明还公开了前述同轴金属柱的制作方法。
- 用于背照式（BSI）图像传感器的焊盘结构-201710233628.X
- 郑庆鸿;张凯峯 - 台湾积体电路制造股份有限公司
- 2017-04-11 - 2019-10-08 - H01L23/488
- 本发明实施例提供了一种用于高接合结构的具有接触通孔阵列的焊盘结构。在一些实施例中，半导体衬底包括焊盘开口。互连结构位于半导体衬底下方，并且包括层间介电(ILD)层、布线层和接触通孔阵列。布线层和接触通孔阵列位于ILD层中。此外，接触通孔阵列邻接布线层并且位于布线层和半导体衬底之间。焊盘开口中的焊盘覆盖接触通孔阵列，并且突出至ILD层以接触位于接触通孔阵列的相对侧上的布线层。本发明也提供了用于制造焊盘结构的方法以及具有焊盘结构的图像传感器。本发明实施例涉及用于背照式(BSI)图像传感器的焊盘结构。
- 焊接凸块、覆晶结构及其制备方法-201810725993.7
- 王建忠 - 南亚科技股份有限公司
- 2018-07-04 - 2019-10-01 - H01L23/488
- 本公开提供一种焊接凸块、覆晶结构及其制备方法。该覆晶结构包括一基底；一接合垫；一保护层，围绕该接合垫；一第一焊接凸块；以及一第二焊接凸块。该第一焊接凸块包括一第一柱体，设置在该接合垫和该保护层的一相邻部上且沿着一垂直方向延伸；一第一涂层，设置在该第一柱体上；以及一第一焊球，设置在该第一涂层上。该第二焊接凸块包括一第二柱体，设置在该保护层的一远端部上且沿着该垂直方向延伸；一第二涂层，设置在该第二柱体上；以及一第二焊球，设置在该第二涂层上。该第一柱体包括一凹陷，以一倒锥状设置在该第一柱体的一顶表面中。
- 凸块结构、封装组件及其形成方法-201510549539.7
- 林正忠;蔡奇风 - 中芯长电半导体（江阴）有限公司
- 2015-08-31 - 2019-10-01 - H01L23/488
- 本发明提供一种凸块结构、封装组件及其形成方法，所述凸块结构包括：导电柱，所述导电柱的顶部形成有凹面；覆盖层，所述覆盖层覆盖所述导电柱的顶部；焊料层，所述焊料层位于所述凹面内的所述覆盖层上。通过在导电柱的顶部设置凹面，并将焊料层设置于所述凹面内，使得所述焊料层在倒装芯片回流工艺后，即使在高温条件下，所述焊料层会被限制在所述凹面内，不会从其原有的位置凸出至所述导电柱的两侧，可以有效地避免相邻焊料层接触发生短路；本发明可以使得倒装芯片封装件的尺寸更小、更轻，进而降低生产成本。
- 半导体器件-201820698743.4
- 吴澄玮 - 吴澄玮
- 2017-08-29 - 2019-10-01 - H01L23/488
- 揭示一种半导体器件。所述半导体器件包括重分布结构、处理器芯片和金属柱。所述金属柱具有第一端和第二端。所述金属柱的第一端连接到所述重分布结构。所述第一端具有第一宽度。所述第二端具有第二宽度。所述金属柱具有腰部宽度。所述第一宽度大于所述腰部宽度。所述第二宽度大于所述腰部宽度。所述金属柱具有一侧表面。所述侧表面向内弯曲或向外弯曲。
- 通过3D堆叠解决方案的QFN上的SMD集成-201910204571.X
- C·索玛;F·V·丰塔纳 - 意法半导体股份有限公司
- 2019-03-18 - 2019-09-27 - H01L23/488
- 本文公开了通过3D堆叠解决方案的QFN上的SMD集成。一个或多个实施例涉及方型扁平无引线(QFN)半导体封装、器件和方法，其中一个或多个电部件被定位在QFN引线框架的裸片焊盘与半导体裸片之间。在一个实施例中，一种器件包括裸片焊盘、与裸片焊盘间隔开的引线、以及具有在裸片焊盘上的第一接触件和在引线上的第二接触件的至少一个电部件。半导体裸片被定位在至少一个电部件上并且通过至少一个电部件而与裸片焊盘间隔开。该器件进一步包括至少一个导电线或引线接合，其将至少一个引线电耦合到半导体裸片。
- 专利分类
