“漂移层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果2510856个，建议您升级VIP下载更多相关专利

[发明专利]一种用于平面型功率MOSFET的外延制作方法-CN201110446915.1无效
发明人：陈伟 -专利权人：上海贝岭股份有限公司
申请日： 2011-12-28 - 公布日： 2012-06-20 - 主分类号： H01L21/205 文献下载
摘要：本发明公开了一种用于平面型功率MOSFET的外延制作方法，包括：制作高掺杂浓度衬底；在所述衬底的基础上生长外延缓冲层；在所述外延缓冲层的基础上继续生长外延漂移层；在所述外延漂移层的基础上继续生长外延低阻层本发明利用三层外延减小外延漂移层电阻Rdrift和JFET电阻RJFET，从而减小了器件导通电阻，提高了器件性能。
一种用于平面功率 mosfet 外延制作方法

[发明专利]高压晶体管及其形成方法-CN201810298006.X在审
发明人：杨震;马燕春;郭兵;赵晓燕;王刚宁 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-03-30 - 公布日： 2019-10-11 - 主分类号： H01L29/41 文献下载
摘要：一种高压晶体管及其形成方法，其中高压晶体管包括：基底；位于所述基底中的漂移区；位于所述基底中的源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层的一侧漂移区中的漏区；位于所述漏区上的漏插塞，所述漏插塞和所述漏区电学连接；位于部分场氧化层上的附加栅极结构，所述附加栅极结构覆盖所述场氧化层中朝向漏区的边缘区域
栅极结构漂移区场氧化层高压晶体管漏区源端阱区插塞基底电学连接边缘区域邻接延伸覆盖

[发明专利]一种LDMOS器件及制造工艺-CN201810283071.5有效
发明人：杨震;赵国旭;彭坤;赵磊;周川淼 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-04-02 - 公布日： 2022-09-13 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种LDMOS器件，包括漏极、漂移区、场氧化层，所述漂移区的部分区域被所述场氧化层覆盖，所述漏极设置在所述漂移区内，所述LDMOS器件还包括导体板，所述导体板一部分设置在所述场氧化层上，并至少还有一部分沿接近所述漏极的方向延伸至所述漂移区上，所述导体板与所述漏极间设置有将两者相隔离的电介质层，所述漏极与所述导体板构成第一寄生电容，所述导体板与所述漂移区间设置有将两者相隔离的电介质层，所述导体板与所述漂移区构成第二寄生电容，所述第一寄生电容与所述第二寄生电容串联设置
一种 ldmos 器件制造工艺

[发明专利]半导体器件-CN201180020478.5无效
发明人：日吉透;和田圭司;增田健良;盐见弘 -专利权人：住友电气工业株式会社
申请日： 2011-06-29 - 公布日： 2013-06-19 - 主分类号： H01L29/12 文献下载
摘要：一种MOSFET（100），包括：碳化硅衬底（1），其包括具有相对于{0001}面不小于50°且不超过65°的偏离角的主表面（1A）；缓冲层（2）和漂移层（3），其两者均形成在主表面（1A）上；栅极氧化物膜（91），其形成在漂移层（3）上并与漂移层（3）接触；以及p导电类型的p型体区（4），其形成在漂移层（3）中以包括与栅极氧化物膜（91）接触的区域。
半导体器件

[发明专利]电力半导体器件-CN200410001350.6无效
发明人：齐藤涉;大村一郎;小仓常雄 -专利权人：株式会社东芝
申请日： 2004-01-06 - 公布日： 2004-08-04 - 主分类号： H01L29/00 文献下载
摘要：在由n柱层3和p柱层4形成的超级结结构的漏极侧插入n－漂移层2，n－漂移层的厚度t对于n－漂移层的厚度t与超级结结构的厚度d之和的比(＝t/(t+d))在0.72以下。
电力半导体器件

[发明专利]半导体器件及其制造方法-CN201280056840.9有效
发明人：和田圭司;日吉透 -专利权人：住友电气工业株式会社
申请日： 2012-10-16 - 公布日： 2014-07-30 - 主分类号： H01L29/739 文献下载
摘要：碳化硅衬底(30)包括：具有彼此相反的第一表面(S1)和第二表面(S2)的n型漂移层(32)；被设置在n型漂移层(32)的第一表面(S1)中的p型体区(33)；被设置在p型体区(33)上的n型发射极区(34)，该n型发射极区(34)与n型漂移层(32)被p型体区(33)分开。栅极绝缘膜(11)被以下述方式设置在p型体区(33)上，使得连接n型漂移层(32)和n型发射极区(34)。p型硅集电极层(70)被以下述方式直接地设置在碳化硅衬底(30)上，使得面向n型漂移层(32)的第二表面(S2)。
半导体器件及其制造方法

[发明专利]具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺-CN202310415456.3在审
发明人：刘新科;王敏;朱曦;杨华恺;贺威;黎晓华 -专利权人：深圳大学
申请日： 2023-04-11 - 公布日： 2023-06-23 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及二极管技术领域，具体为一种具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺。该肖特基二极管包括依次叠层结合为一体的阴极金属、衬底、n+‑GaN层、GaN漂移层、P型二维材料层和阳极金属，P型二维材料层具有贯通的开孔，阳极金属填充开孔且结合于所述GaN漂移层的顶侧，阳极金属的边缘和GaN漂移层的边缘由P型二维材料层阻隔。优选在GaN漂移层和P型二维材料层邻接处设有倾斜台面，倾斜台面和GaN漂移层的端面之间夹角在40°~60°范围内。
具有二维材料 gan 功率肖特基二极管制备工艺

[发明专利]半导体装置及电力变换装置-CN201810879693.4有效
发明人：陈则 -专利权人：三菱电机株式会社
申请日： 2018-08-03 - 公布日： 2021-10-29 - 主分类号： H01L29/739 文献下载
摘要：半导体基板(70)具有第1导电型的漂移层(1)、第1杂质层(8)、第1发射极区域(10)及第2导电型的基极层(7)。第1杂质层(8)设于漂移层(1)之上，具有比漂移层(1)高的杂质浓度。基极层(7)设于第1杂质层(8)之上。第1发射极区域(10)设于基极层(7)之上。第1杂质层(8)将沟槽(TR)间连接。在半导体基板(70)形成有被栅极绝缘膜覆盖的多个沟槽(TR)。栅极绝缘膜(5)在栅极电极(4)与侧壁面的漂移层(1)之间具有第1厚度(tsd)，且在栅极电极(4)与底面的漂移层(1)之间具有第2厚度(t
半导体装置电力变换

[发明专利]半导体装置及其制造方法-CN202111589063.1在审
发明人：田中香次;西康一;陈则 -专利权人：三菱电机株式会社
申请日： 2021-12-23 - 公布日： 2022-07-01 - 主分类号： H01L29/06 文献下载
摘要：被注入质子、比漂移层(2)浓度高的第1缓冲层(7)设置于漂移层(2)与第2扩散层(5)之间。比漂移层(2)浓度高的第2缓冲层(8)设置于第1缓冲层(7)与第2扩散层(5)之间。第2缓冲层(8)的峰值浓度比第1缓冲层(7)的峰值浓度高。第1缓冲层(7)的杂质浓度朝向背面而逐渐减小。将从第1缓冲层(7)的峰值位置至漂移层(2)与第1缓冲层(7)的边界为止的长度设为Xa，将从峰值位置至第1缓冲层(7)与第2缓冲层(8)的边界为止的长度设为Xb，Xb＞5Xa。
半导体装置及其制造方法

[发明专利]一种场效应管制备方法、装置及场效应管-CN202211076294.7在审
发明人：杨啸;杨承晋;刘涛;兰华兵 -专利权人：深圳市森国科科技股份有限公司
申请日： 2022-09-05 - 公布日： 2022-12-09 - 主分类号： H01L21/28 文献下载
摘要：本申请公开了一种场效应管制备方法、装置及场效应管，涉及半导体技术领域，包括：构建元胞主体，其中，元胞主体设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙；将第一Al+离子注入处于两个侧墙之间的第一沟槽区正对的漂移区，以形成第一P+区；对Poly层和侧墙进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。
一种场效应制备方法装置

[发明专利]一种抗辐照结型场效应晶体管的制作方法-CN202110663133.7有效
发明人：杨晓文;王健;王忠芳;侯斌;李照;胡长青;王英民 -专利权人：西安微电子技术研究所
申请日： 2021-06-15 - 公布日： 2023-06-30 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种抗辐照结型场效应晶体管的制作方法，包括以下过程，在P型硅衬底形成P型外延层，在P型外延层形成第一介质层；在第一介质层上进行光刻形成保护环区；对保护环区进行P型注入，形成P型掺杂区；在P型外延层的第一介质层上进行光刻形成漂移区，在漂移区上进行N型注入，形成N型掺杂区；在漂移区上通过光刻形成源漏区，再进行N型注入，形成N型掺杂区；在漂移区上进行光刻形成栅区；所述栅区贯穿漂移区，并延伸至P型外延层，在栅区中进行多次P型注入并退火，形成P型掺杂区；在漂移区内形成源极电极和漏极电极；在表面形成钝化层；在P型硅衬底的背面形成栅极电极后，完成抗辐照结型场效应晶体管。
一种辐照场效应晶体管制作方法

[发明专利]一种绝缘栅双极型双向可选功率管-CN201310243065.4无效
发明人：黄志文 -专利权人：南宁市柳川华邦电子有限公司
申请日： 2013-06-19 - 公布日： 2013-09-25 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及半导体技术领域，具体的涉及绝缘栅双极型双向可选功率管，包括基底、栅氧化层和多晶硅栅，基底衬底、衬底上的上外延层和衬底下的下外延层，上外延层内设有阱区，栅氧化层和多晶硅栅位于阱区和外延层的交接处，上外延层内设有上集电极漂移区；下外延层设有下集电极漂移区；阱区内设有发射极漂移区，上集电极漂移区形成上集电极，下集电极漂移区形成下集电极，发射极漂移区上形成发射极，多硅晶栅上形成栅极。
一种绝缘栅双极型双向可选功率管

[发明专利]具有改善的坚固性的垂直半导体装置-CN202180052045.1在审
发明人： D·J·里施顿瓦尔纳;柳世衡;韩基琼;E·R·范布朗特 -专利权人：沃孚半导体公司
申请日： 2021-07-14 - 公布日： 2023-04-18 - 主分类号： H01L29/16 文献下载
摘要：一种垂直半导体装置包括基板、基板之上的缓冲层、缓冲层之上的一个或多个漂移层以及一个或多个漂移层之上的扩散层中的一个或多个。
具有改善坚固垂直半导体装置

[发明专利]一种碳化硅沟槽型JFET的制作方法-CN201310187771.1有效
发明人：倪炜江 -专利权人：泰科天润半导体科技（北京）有限公司
申请日： 2013-05-20 - 公布日： 2013-10-16 - 主分类号： H01L21/337 文献下载
摘要：本发明公开了一种碳化硅沟槽型JFET的制作方法，该方法包括如下步骤：在SiC第一导电类型的衬底上依次外延生长第一导电类型的漂移层、沟道层和帽子层；在帽子层上淀积第一掩膜层并形成掩膜图形；以第一掩膜层作为掩膜，刻蚀帽子层和沟道层至漂移层形成沟槽；各向同性地淀积第二掩膜层；各向异性法地刻蚀去除沟槽底部和第一掩膜层上的第二掩膜层；对暴露的漂移层进行离子注入，在漂移层中形成第二导电类型的离子注入区以与漂移层形成pn二极管；去除剩余的掩膜层并淀积隔离层；用光刻的方法至少部分地去除帽子层和沟槽底部的隔离层；在衬底上，暴露的帽子层和暴露的离子注入区中形成欧姆接触。
一种碳化硅沟槽 jfet 制作方法

[发明专利]沟槽式SiC功率半导体装置-CN202180067862.4在审
发明人： M·贝利尼;L·克诺尔 -专利权人：日立能源瑞士股份公司
申请日： 2021-10-08 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种功率半导体装置，其包括第一导电类型的漂移层(3)、在漂移层(3)上的第一导电类型的源极层(4)、延伸穿过源极层(4)进入漂移层(3)中的绝缘沟槽栅电极(5)、以及不同于第一导电类型的第二导电类型的植入层(6)，该植入层具有均质掺杂区域(6a)，该均质掺杂区域具有至多8％的掺杂变化，该均质掺杂区域布置在源极层(4)与漂移层(3)之间并且具有至少150nm的均质掺杂区域厚度。
沟槽 sic 功率半导体装置

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top