“漂移区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果682732个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN201510088818.8有效
发明人：大川峰司;江口博臣;金原啓道;池田智史 -专利权人：丰田自动车株式会社
申请日： 2015-02-26 - 公布日： 2018-01-02 - 主分类号： H01L29/78 文献下载
摘要：在半导体基板的半导体层内设置有n型的源极区、p型的体区、n型的漏极区以及n型的漂移区。漂移区具有第一漂移区、第二漂移区、第三漂移区以及低浓度漂移区。第一漂移区形成在体区与漏极区之间的半导体层的面临上表面的范围内。第二漂移区与第一漂移区相比n型杂质浓度较高，并与第一漂移区相接。第三漂移区与第二漂移区相比n型杂质浓度较高，并与第二漂移区相接。第一漂移区与第二漂移区相比向体区侧突出。
半导体装置

[发明专利]绝缘栅双极晶体管、智能功率器件及电子产品-CN202010738273.1在审
发明人：兰昊;冯宇翔 -专利权人：广东美的白色家电技术创新中心有限公司;美的集团股份有限公司
申请日： 2020-07-28 - 公布日： 2020-12-01 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及半导体领域，具体涉及提供了一种绝缘栅双极晶体管、智能功率器件及电子产品，绝缘栅双极晶体管包括交替排列的第一漂移区和第二漂移区，所述第一漂移区以及第二漂移区的掺杂类型不同，且所述第一漂移区以及第二漂移区排列的方向与所述绝缘栅双极晶体管的电流方向平行通过将漂移区设置成交替排列的N型漂移区和P型漂移区，这样N型漂移区和P型漂移区形成PN结，进而构成PN结内在电场，使得本申请的绝缘栅双极晶体管在关断状态下，漂移区电场分布更加均匀，耐压更高。
绝缘双极晶体管智能功率器件电子产品

[发明专利]超结沟槽栅MOSFET和其制造方法-CN202111231164.1在审
发明人：许昭昭 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-10-22 - 公布日： 2022-02-08 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种超结沟槽栅MOSFET和其制造方法，其中制造方法包括以下步骤：在衬底上方制作形成第一漂移区、第二漂移区、柱体区；第一漂移区设置于衬底的上方，第二漂移区设置于第一漂移区的上方，柱体区的至少一部分延伸至第二漂移区的内部，柱体区的下端接近第一漂移区的上表面；第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度。由于设置了第二漂移区，而局部注入的柱体区的底端只需要尽可能靠近净掺杂浓度较高的第二漂移区的下表面/第一漂移区的上表面即可，所以柱体区的注入能量可以降低，从而降低了工艺难度。
沟槽 mosfet 制造方法

[发明专利]含有复合漂移区的SOI LDMOS器件-CN201010504004.5无效
发明人：竺明达;杜刚;刘晓彦 -专利权人：北京大学
申请日： 2010-09-30 - 公布日： 2012-05-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种含有复合漂移区的SOI LDMOS器件，所述器件从上至下依次包括栅氧层、顶层硅、埋氧层以及底层硅，其中所述顶层硅中含有复合漂移区，所述复合漂移区包含第一漂移区和第二漂移区，其中第一漂移区邻接沟道区且被第二漂移区包围本发明通过采用复合漂移区，降低了漂移区靠近沟道一端的最大电场值，提高了击穿电压值，同时由于第一漂移区的厚度小于顶层硅的厚度，减少了第一漂移区带来的开态电阻的增加值，提高了开态导通特性。
含有复合漂移 soi ldmos 器件

[发明专利]LDMOS器件及其制造方法-CN201410262236.2有效
发明人：钱文生 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2014-06-13 - 公布日： 2019-06-11 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种LDMOS器件，其漂移区由第一漂移区和第二漂移区组成，第一漂移区由形成于硅衬底的选定区域中的离子注入区组成；第二漂移区由形成于硅衬底表面上的掺杂多晶硅组成，第二漂移区叠加在第一漂移区上，漏区形成在第二漂移区中。本发明的第二漂移区的设置能够使得整个漂移区的厚度增加，从而能降低整个漂移区的寄生电阻越小，并能有效增加器件的线性电流、降低器件的导通电阻；本发明器件还能保持较高的击穿电压且工艺成本低。
ldmos 器件及其制造方法

[实用新型]对称高压MOS器件-CN201120319214.7有效
发明人：胡林辉;吴健;曾金川;黄海涛 -专利权人：上海新进半导体制造有限公司
申请日： 2011-08-29 - 公布日： 2012-04-25 - 主分类号： H01L29/78 文献下载
摘要：本实用新型实施例公开了一种对称高压MOS器件，该对称高压MOS器件包括：栅极；位于栅极下方两侧成对称结构的源极和漏极；位于所述源极和漏极周围，分别环绕所述源极和漏极的源极漂移区和漏极漂移区；位于栅极下方、隔离所述源极漂移区和漏极漂移区的沟道区，且所述沟道区延伸至所述源极漂移区和漏极漂移区的外围。本实用新型所提供的对称高压MOS器件，使沟道区延伸至源极漂移区和漏极漂移区的外围，因此，所述沟道区可将所述源极漂移区和漏极漂移区完全隔离开，从而可减小源极漂移区和漏极漂移区之间的距离，进而减小了沟道区的长度
对称高压 mos 器件

[发明专利]高压晶体管结构及其制造方法-CN202110895424.9在审
发明人：邱淳雅;傅思逸;许智凯;陈金宏;许嘉榕;林毓翔 -专利权人：联华电子股份有限公司
申请日： 2021-08-05 - 公布日： 2023-02-17 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种高压晶体管结构及其制造方法，其中该高压晶体管结构包括基底、第一漂移区、第二漂移区、第一盖层、第二盖层、栅极结构、第一源极/漏极区与第二源极/漏极区。第一漂移区与第二漂移区设置在基底中。第一盖层与第二盖层分别设置在第一漂移区与第二漂移区上。栅极结构设置在基底上，且位于至少一部分第一漂移区与至少一部分第二漂移区上方。第一源极/漏极区与第二源极/漏极区分别设置在第一漂移区与第二漂移区中，且位于栅极结构的两侧。第一漂移区的尺寸与第二漂移区的尺寸不对称。
高压晶体管结构及其制造方法

[发明专利]IGBT及其元胞结构、以及IGBT的形成方法-CN201210520131.3无效
发明人：朱阳军;谈景飞;张杰;胡爱斌;卢烁今 -专利权人：江苏物联网研究发展中心;中国科学院微电子研究所;江苏中科君芯科技有限公司
申请日： 2012-12-06 - 公布日： 2014-06-11 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种IGBT及其元胞结构，和IGBT形成方法，其中，所述元胞结构包括：第一漂移区和位于第一漂移区下表面的第二漂移区，第一漂移区与第二漂移区的掺杂类型和浓度均相同；至少一个位于第一漂移区和第二漂移区之间的掺杂区，掺杂区的掺杂类型与第二漂移区的掺杂类型相同，且掺杂区的掺杂浓度大于第二漂移区的掺杂浓度；位于第二漂移区背离掺杂区一侧的集电区，集电区的掺杂类型与所述第二漂移区的掺杂类型相反，使得本发明所提供的IGBT
igbt 及其结构以及形成方法

[发明专利]功率MOSFET及其形成方法-CN201310084295.0有效
发明人：朱馥钰;郑志昌;林东阳;柳瑞兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-03-15 - 公布日： 2018-07-27 - 主分类号： H01L29/78 文献下载
摘要：功率MOSFET可以包括第一漂移区，形成在栅电极一侧处；和第二漂移区，位于栅电极下方、邻近第一漂移区以及深度小于第一漂移区的深度，使得第一漂移区和第二漂移区一起形成阶梯状。第二漂移区的深度、栅极电介质的深度以及栅电极的深度的总和可以具有与第一漂移区的深度基本相同的值。使用栅电极作为注入掩模的一部分，可以同时形成第一漂移区和第二漂移区。
功率 mosfet 及其形成方法

[发明专利]一种半导体器件及其形成方法-CN201310199877.3有效
发明人：刘继全 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2013-05-24 - 公布日： 2017-06-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件，包括半导体基底，并在其的一面形成第一电极；半导体漂移区，其由第一漂移区、第二漂移区、第三漂移区组成，且第一漂移区、第二漂移区、第三漂移区按顺序依次向上堆积在半导体基底的另一面上；基极区，其形成于第三漂移区内部；源极区，其形成于基极区内部；栅极介质层，其形成在第三漂移区上面，且位于两个基极区之间；栅极，其形成于栅极介质层之上；金属前介质层，其形成于栅极周围和除两个源极区之间的其余第三漂移区顶部；第二电极，其形成于栅极、金属前介质层和两个源极区之间的第三漂移区上面。本发明能有效提高超级结漂移区的电荷平衡能力。
一种半导体器件及其形成方法

[发明专利]NLDMOS器件及形成方法-CN202310946027.9在审
发明人：令海阳 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-07-28 - 公布日： 2023-10-13 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种NLDMOS器件，包括：依次位于衬底内的N型埋层和N型埋层上的外延层；位于外延层内的第一P型阱区、N型漂移区和第一N型阱区，N型漂移区位于第一P型阱区的两侧；第一N型阱区位于N型漂移区的远离第一P型阱区的一侧；位于外延层内的P型漂移区，P型漂移区位于第一N型阱区的远离N型漂移区的一侧；位于外延层内的P型隔离层，P型隔离层两边分别与P型漂移区接触，P型隔离层的上表面与第一N型阱区、N型漂移区和第一P型阱区均接触；位于P型漂移区内的第二P型阱区；其中，第一N型阱区与N型漂移区以及P型漂移区均有一定的距离，且N型漂移区的离子浓度越大，第一N型阱区与N型漂移区之间的距离越大。
nldmos 器件形成方法

[发明专利]一种半导体MOSFET器件及其制备方法-CN202211231392.3在审
发明人：史文华;温家平;黄昊怡 -专利权人：清纯半导体（宁波）有限公司
申请日： 2022-10-09 - 公布日： 2023-02-24 - 主分类号： H01L29/78 文献下载
摘要：一种半导体MOSFET器件及其制备方法，器件包括：漂移层，漂移层的顶部区域包括沿第一方向排布的若干间隔的第一漂移区和沿第二方向排布的若干间隔的第二漂移区；阱区，阱区位于第一漂移区和第二漂移区的侧部周围；阱区包括特征交叉阱区；源极注入区，位于第一漂移区沿第二方向两侧以及第二漂移区沿第一方向两侧的阱区中以及特征交叉阱区中，特征交叉阱区中的源极注入区为特征交叉源区；第一沟道区，位于源极注入区和第一漂移区之间且环绕所述第一漂移区的侧壁；第二沟道区，位于源极注入区和第二漂移区之间且环绕所述第二漂移区的侧壁。
一种半导体 mosfet 器件及其制备方法

[发明专利]半导体结构及其形成方法-CN202110070489.X在审
发明人：王孝远;张进书;宋辉;潘梓诚 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-01-19 - 公布日： 2022-07-29 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，半导体结构包括：栅极结构，位于基底上，以平行于基底表面，且垂直于栅极结构的延伸方向为横向；漏极，位于栅极结构的一侧；第一漂移区，与漏极位于栅极结构的同一侧，第一漂移区在基底中的投影覆盖漏极在基底中的投影；第二漂移区，位于栅极结构中靠近漏极的一端，且第一漂移区和第二漂移区在横向上相间隔，第二漂移区的离子掺杂浓度高于第一漂移区的离子掺杂浓度。本发明实施例中，第一漂移区在基底中的投影覆盖漏极在基底中的投影，因此第一漂移区承载的漏极压降较高，使得LDMOS的击穿电压较高；且因为第二漂移区的离子掺杂浓度高于第一漂移区的离子掺杂浓度，从而第一漂移区的导通电阻较小
半导体结构及其形成方法

[发明专利]LDMOS器件及其制造方法-CN201210297126.0有效
发明人：钱文生;李娟娟 -专利权人：上海华虹NEC电子有限公司
申请日： 2012-08-20 - 公布日： 2013-04-10 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，在所述漂移区之上具有至少一块第二导电类型的外延漂移区，所述外延漂移区仅分布在所述漂移区靠近沟道一侧的上方在一个实施例中，所述外延漂移区的上表面呈水平状。在另一个实施例中，所述外延漂移区的上表面呈阶梯状，且在从沟道到漏端的方向上该外延层的厚度单调递减。本申请还公开了所述LDMOS器件的制造方法。所述漂移区和外延漂移区共同构成了LDMOS器件的工作漂移区，由于工作漂移区靠近沟道一侧的厚度有增加，有效地降低了LDMOS器件的导通电阻，并可获得较高的击穿电压。
ldmos 器件及其制造方法

[发明专利]高压DMOS器件-CN200910201690.6无效
发明人：钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2009-10-16 - 公布日： 2011-05-04 - 主分类号： H01L29/78 文献下载
摘要：包括：一漂移区、一漏区、一沟道区、一源区、一栅氧化层、一场氧化层、一栅极以及一埋层。所述漂移区位于沟道区和漏区之间，所述源区形成于沟道区上，所述埋层埋于所述漂移区内并和所述沟道区相连接。所述埋层和所述沟道区具有第一导电类型，所述源区、漏区以及漂移区具有第二导电类型。所述埋层能使漏区引入的漂移区高电位引导至漂移区的深处，使漂移区电场呈现二维的均匀分布，减少了漂移区表面电场的积聚，从而减少了漂移区表面发生击穿的几率，提高了击穿电压。在提高击穿电压的基础上，通过增加漂移区掺杂浓度或缩小器件尺寸能降低DMOS的导通电阻，改善器件特性。
高压 dmos 器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条