专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1366个,建议您升级VIP下载更多相关专利
  • [发明专利]一种高效肖特基接触超势垒整流器-CN202310821634.2在审
  • 徐向涛;张澳航;张成方;陈文锁;王航;张力 - 重庆平伟实业股份有限公司;重庆大学
  • 2023-07-05 - 2023-10-27 - H01L29/872
  • 本申请提供一种高效肖特基接触超势垒整流器包括:第一导电类型衬底层;第一导电类型漂移区,其设置于所述第一导电类型衬底层的一侧;第二导电类型柱状区,其与第一导电类型漂移区并排设置于基底背离所述阴极结构的一侧,其中第一导电类型漂移区与第二导电类型柱状区之间设置有隔离层;第二导电类型体区,其设置于第二导电类型柱状区背离第一导电类型衬底层的一侧,第二导电类型体区完全覆盖第二导电类型柱状区并部分延伸至第一导电类型漂移区;阳极结构,分别接触第二导电类型体区和第一导电类型漂移区;其中,在反向工作状态时,通过第二导电类型柱状区调节整流器内部的电场分布,使得器件的反向击穿电压升高。
  • 一种高效肖特基接触超势垒整流器
  • [发明专利]一种漂移区非均匀掺杂的氧化镓基TMBS器件-CN202310996455.2在审
  • 贾仁需;程怡;元磊;王正华;张玉明 - 西安电子科技大学
  • 2023-08-08 - 2023-10-27 - H01L29/872
  • 本发明涉及一种漂移区非均匀掺杂的氧化镓基TMBS器件,包括:衬底层;N漂移区,N漂移区包括第一N漂移子区和第二N漂移子区,第一N漂移子区设置于衬底层上,第二N漂移子区设置于部分第一N漂移子区上;介质层,设置于第二N漂移子区两侧的第一N漂移子区的上表面和第二N漂移子区的两侧面;阳极,设置于介质层和第二N漂移子区上,阳极与第二N漂移子区的界面为肖特基接触;阴极,设置于衬底层中远离N漂移区的下表面,阴极与衬底层的界面为欧姆接触;N漂移区的掺杂浓度从阳极与第二N漂移子区的界面至第一N漂移子区与衬底层的界面线性增加。本发明通过优化漂移区的掺杂以获得均匀垂直的电场,可以最大化电场分布的面积,从而得到给定沟槽深度下的电压。
  • 一种漂移均匀掺杂氧化tmbs器件
  • [发明专利]一种横向高压功率半导体器件及生产工艺-CN202310673174.3在审
  • 张銮喜;王珩宇 - 浙江大学
  • 2023-06-07 - 2023-10-20 - H01L29/872
  • 本发明公开了一种横向高压功率半导体器件及生产工艺,包括衬底、漂移区、位于漂移区顶部的第二导电类型高掺杂阱区、第二导电类型横向掺杂顶层区、第一导电类型高掺杂阱区、位于漂移区上的场氧化层、阴极金属层、阳极金属层以及器件顶部的钝化层,阳极金属层与第二导电类型高掺杂阱区之间形成阳极欧姆接触层,阳极金属层与漂移区之间形成阳极肖特基接触层,阴极金属层与第一导电类型高掺杂阱区之间形成阴极欧姆接触层,场氧化层与第二导电类型横向掺杂顶层区相接触,第二导电类型横向掺杂顶层区内形成窄槽,窄槽内填充有电介质。本发明优化了横向器件的表面电场分布,有效抑制了表面电场的掉落,在保证较低比导通电阻的同时提高了器件的耐压性能。
  • 一种横向高压功率半导体器件生产工艺
  • [发明专利]半导体器件-CN202010678491.0有效
  • 江口浩次;熊泽辉显;山下侑佑 - 株式会社电装
  • 2020-07-15 - 2023-10-20 - H01L29/872
  • 一种半导体器件,包括:肖特基二极管;半导体基板(10),其包括第一表面(10a)和与第一表面相反的第二表面(10b);肖特基电极(30),其放置在第一表面上并且与半导体基板肖特基接触;放置在肖特基电极上的第一电极(50);和第二电极(70),其被放置在第二表面上并连接到半导体基板。肖特基电极由柱状晶体的金属材料制成。在所述肖特基电极的至少一部分区域中,所述肖特基电极上的碳含量小于6×1019cm‑3
  • 半导体器件
  • [发明专利]半导体装置-CN201810972334.3有效
  • 杉本雅裕;髙桥勲;四户孝;人罗俊实 - 株式会社FLOSFIA
  • 2018-08-24 - 2023-10-20 - H01L29/872
  • 本发明提供一种具有p型半导体层、n型半导体层和i型半导体层间的良好的接合且半导体特性优异的半导体装置。本发明制造一种半导体装置,所述半导体装置至少包括:n型半导体层,包括第一半导体作为主要成分;i型半导体层,包括第二半导体作为主要成分;以及p型半导体层,包括第三半导体作为主要成分,第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体,将得到的半导体装置用于功率器件等。
  • 半导体装置
  • [实用新型]一种具有MIS势垒的多级沟槽肖特基二极管-CN202223606853.9有效
  • 袁俊;郭飞;王宽;徐东;魏强明;黄俊;杨冰;吴畅 - 湖北九峰山实验室
  • 2022-12-31 - 2023-10-20 - H01L29/872
  • 本实用新型涉及半导体器件技术领域,提供一种具有MIS势垒的多级沟槽肖特基二极管,包括阳极、外延片、阴极及绝缘介质层;外延片包括半导体基底和半导体外延层,半导体外延层设于半导体基底上;阴极与半导体基底背离半导体外延层的一侧欧姆接触;阳极与半导体外延层背离半导体基底的一侧接触;半导体外延层背离半导体基底的一侧设有深沟槽,深沟槽沿第一方向延伸,深沟槽的内壁覆盖设有绝缘介质层,阳极沿第一方向延伸填充于深沟槽内,以构建形成金属‑绝缘介质层‑半导体(MIS)结构。本实用新型提供的多级沟槽肖特基二极管能够利用MIS势垒降低金属‑半导体接触界面的电场,提高肖特基势垒高度,提高了器件的击穿电压和长期工作的可靠性。
  • 一种具有mis多级沟槽肖特基二极管
  • [发明专利]一种沟槽肖特基二极管及其制备方法-CN202010244326.4有效
  • 王艳春;周亮 - 比亚迪半导体股份有限公司
  • 2020-03-31 - 2023-10-17 - H01L29/872
  • 本发明提供了一种沟槽肖特基二极管,包括形成于N型重掺杂半导体衬底上的N型轻掺杂半导体外延层,形成于所述N型轻掺杂半导体外延层的上部的多个沟槽,所述沟槽的底部形成有P型掺杂区;形成于所述沟槽的侧壁栅氧化层,覆盖在所述沟槽侧壁的栅氧化层和沟槽圆弧形底部的P型掺杂区的多晶硅,形成于势垒源区的浅层P型掺杂区,形成于所述N型轻掺杂半导体外延层上的绝缘层,形成于所述势垒源区和所述绝缘层之上的势垒金属层,形成于所述势垒金属层之上的阳极金属层,以及形成于所述N型重掺杂半导体衬底之下的阴极金属层。本发明可有效改善沟槽底部电场分布以及晶圆正面的表面态,在提高反向击穿电压的同时降低了正向导通电压。
  • 一种沟槽肖特基二极管及其制备方法
  • [发明专利]肖特基势垒二极管-CN202280016967.1在审
  • 有马润;藤田实;川崎克己;平林润 - TDK株式会社
  • 2022-01-28 - 2023-10-13 - H01L29/872
  • 本发明的技术问题在于,防止使用氧化镓的肖特基势垒二极管的绝缘击穿。本发明的肖特基势垒二极管(11)具备:设置在半导体基板(20)上的漂移层(30)、阳极电极(40)和阴极电极(50)。设置在漂移层(30)的外周沟槽(61)的宽度(W1)比中心沟槽(62)的宽度(W2)宽。外周沟槽(61)的外周壁(S1)具有随着朝向外侧而接近垂直的弯曲形状,外周沟槽(61)的内周壁(S2)比外周壁(S1)更接近垂直。由此,在施加了逆向电压的情况下,在外周沟槽(61)的外周底部产生的电场被缓和。
  • 肖特基势垒二极管
  • [发明专利]肖特基二极管-CN202310962661.1在审
  • 黄大海 - 思瑞浦微电子科技(上海)有限责任公司
  • 2023-08-01 - 2023-10-13 - H01L29/872
  • 本发明揭示了一种肖特基二极管,所述肖特基二极管包括P型衬底、位于P型衬底内的N型阱区、位于N型阱区内的第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区之间通过第一隔离结构电气隔离,所述第一掺杂区旁侧的N型阱区上形成有第一肖特基金属层,所述第一肖特基金属层与第一掺杂区通过第二隔离结构电气隔离。本发明通过第二隔离结构断开肖特基结和PN结的连接,并对PN结进行限流或阻断,从而减小了衬底注入电流。
  • 肖特基二极管

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top