“深圳市森国科科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[发明专利]一种SiC MOSFET的元胞结构及制作方法-CN202311074197.9在审
发明人：杨啸;杨承晋 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2023-08-24 - 公布日： 2023-10-24 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及半导体技术领域，尤其涉及一种SiC MOSFET的元胞结构，该方法包括：晶圆；掺杂区，位于所述晶圆的上表面中，所述掺杂区的边缘呈齿状结构；栅极，位于所述晶圆之上，且所述栅极呈环状结构，覆盖在所述掺杂区的边缘之上。通过改变碳化硅MOSFET的元胞结构，提升碳化硅MOSFET的沟道密度和沟道电阻，降低比导通电阻的技术效果。
一种 sic mosfet 结构制作方法

[发明专利]一种可变栅电阻的半导体器件及制作方法-CN202310770320.4在审
发明人：钟炜;杨承晋;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2023-06-28 - 公布日： 2023-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及半导体技术领域，尤其涉及一种可变栅电阻的半导体器件，该半导体器件包括：晶圆、以及设置在所述晶圆上的主芯片元胞区、主芯片终端区和可变电阻区，所述主芯片终端区设置在所述主芯片元胞区和所述可变电阻区之间；所述可变电阻区包括可变电阻区掺杂区和可变栅电阻控制电极金属，所述可变栅电阻控制电极金属设置在所述可变电阻区掺杂区上，所述可变栅电阻控制电极属用于控制所述可变电阻区掺杂区的载流子浓度。该半导体器件将可变栅电阻集成在芯片内部，通过单独的电极调控栅电阻，能根据外部电路的需求给定特定电压后，得到特定的栅极电阻值，降低器件调整栅电阻的成本，提高栅电阻的调整效率。
一种可变电阻半导体器件制作方法

[发明专利]双脉冲测试过流保护电路-CN202211093191.1在审
发明人：刘旭;兰华兵;杨承晋;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-09-08 - 公布日： 2023-06-23 - 主分类号： H02H3/087 文献下载
摘要：本申请公开了一种双脉冲测试过流保护电路，应用于电子电力技术领域，包括：电源模块用于生成双脉冲测试电流；双脉冲测试模块，与电源模块连接，双脉冲测试模块包括第一开关电路、第二开关电路和第一电感，第一开关电路与第二开关电路串联，且第一开关电路与第一电感并联；过流保护模块与第一电感串联，当双脉冲测试电流大于预设的阈值电流时，过流保护模块断开第一电感与第一开关电路之间的连接，以使双脉冲测试电流不再经过第一开关电路和第二开关电路。本申请通过过流保护模块断开第一电感与第一开关电路之间的连接，使得第一开关电路与第二开关电路不再有电流经过，减少了元件因电流过大而损坏的情况的发生，实现对双脉冲测试模块的过流保护。
脉冲测试保护电路

[发明专利]一种集成霍尔传感器芯片的噪声的自测试方法及装置-CN202310027731.4在审
发明人：杜凯;杨承晋;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2023-01-09 - 公布日： 2023-06-23 - 主分类号： G01D18/00 文献下载
摘要：本发明涉及霍尔传感器技术领域，尤其涉及一种集成霍尔传感器芯片的噪声的自测试方法，该方法包括：在控制集成霍尔传感器芯片的电机停止输出之后，获取所述集成霍尔传感器芯片的霍尔元件的多个霍尔信号周期值，其中，所述霍尔信号周期值指为在一个循环周期内霍尔信号的第一目标值和第二目标值的差值；根据所述多个霍尔信号周期值，得到所述霍尔信号的噪声值；根据所述噪声值，确定所述霍尔信号的噪声滞回值。该方法对集成霍尔传感器芯片的噪声进行集成测量，精准地测定噪声干扰，提高噪声测量的精确度，还能将芯片的滞回值设定较小，使具有该芯片的电机能在更小的磁场变化下正常运行。
一种集成霍尔传感器芯片噪声测试方法装置

[实用新型]一种霍尔元件灵敏度测试装置-CN202223274052.7有效
发明人：陈天腾;杨承晋;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-12-07 - 公布日： 2023-05-09 - 主分类号： G01R35/00 文献下载
摘要：本实用新型公开了一种霍尔元件灵敏度测试装置，涉及测试装置技术领域，解决了霍尔元件灵敏度检测装置的测试过程繁琐，适应性低，测试效率低的技术问题。一种霍尔元件灵敏度测试装置，包括托板调节机构、磁场发生装置调节机构、探头测试调节机构和底座，所述托板调节机构、磁场发生装置调节机构和探头测试调节机构均与所述底座连接，所述磁场发生装置调节机构、探头调节机构、托板调节机构相互配合，能够对放置在所述托板调节机构上的霍尔元件进行检测。本实用新型中设置的托板调节机构、磁场发生装置调节机构和探头测试调节机构能够调整托板、磁场线圈和高斯计探头的位置，位置调整的过程较方便，功能较多，适应性较强，提高测试效率。
一种霍尔元件灵敏度测试装置

[发明专利]一种场效应管及其制作方法-CN202211439094.3在审
发明人：杨啸;杨承晋;刘涛;兰华兵 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-11-17 - 公布日： 2023-03-31 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及场效应管技术领域，尤其涉及一种场效应管及其制作方法，该方法包括：在衬底的外延层中形成多个间隔分布的阱区；在每个阱区中形成两个间隔分布的第一离子区，并在外延层中且在相邻两个阱区之间形成JFET注入区；在每个阱区中的两个第一离子区之间形成一个第二离子区，得到多个第二离子区；在外延层之上依次形成设有多个第一通孔的栅极氧化层和设有多个第二通孔的多晶硅层，其中，多个第一通孔与多个第二离子区一一对应，多个第二通孔与多个第一通孔一一对应。该方法实现自对准JFET注入，消除注入偏差，在保证高浓度JFET注入的同时，大大降低JFET区的比导通电阻，保障器件的阈值电压的稳定性。
一种场效应及其制作方法

[发明专利]一种半导体场效应晶体管及其制备方法、电路组件-CN202211616500.9在审
发明人：刘勇强;杨承晋;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-12-15 - 公布日： 2023-03-14 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例涉及半导体技术领域，提供了一种半导体场效应晶体管及其制备方法、电路组件，该半导体场效应晶体管包括碳化硅N型衬底层、带有多个凹槽的碳化硅N型外延层、包括P型阱区、P+掺杂区、N+掺杂区和P型碳化硅层的掺杂层区、栅极层、用于形成欧姆接触的第一金属层、与所述碳化硅N型外延层接触以形成肖特基接触的第二金属层、漏极层和源极层。通过形成的肖特基区域中肖特基接触降低内部的内部导通电压以降低双极退化，并且肖特基区域构建场效应管结构间的连接，减少栅漏电容面积以此减小米勒效应带来的影响。
一种半导体场效应晶体管及其制备方法电路组件

[发明专利]一种局部感应加热扩散焊接方法及功率模块封装方法-CN202211432615.2在审
发明人：刘旭;杨承晋;兰华兵;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-11-16 - 公布日： 2023-03-03 - 主分类号： B23K1/008 文献下载
摘要：本发明公开一种局部感应加热扩散焊接方法及功率模块封装方法，涉及功率模块制造技术领域，解决了现有功率模块封装技术难以适用宽禁带功率模块的技术问题。焊接方法包括：在下基材表面涂敷挥发性有机介质，从下表面固定钎材箔；在钎材箔的上表面涂敷挥发性有机介质，并进行加热以固定上基材，得到由上基材、钎材箔、下基材顺次连接的待焊件；将待焊件送入真空炉中，以第一升温速率进行局部感应加热至100～200℃并保温，再以第二升温速率进行局部感应加热至焊接温度并保温；待自然冷而却后，送入常压炉区，冷却后得到局部感应加热扩散焊接产品。本发明改善了焊接过程中的变形，及传统功率模块封装导电和导热性能，提升模块工作温度范围及可靠性。
一种局部感应加热扩散焊接方法功率模块封装

[实用新型]一种电平位移电路及电荷泵电路控制信号传输装置-CN202222932492.0有效
发明人：杜凯;杨承晋;刘涛;兰华兵 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-11-04 - 公布日： 2023-02-28 - 主分类号： H02M3/07 文献下载
摘要：本实用新型公开了一种电平位移电路及电荷泵电路装置，涉及集成电路技术领域，解决了现有技术存在的电平位移电路对工艺有耐压要求，需要使用耐高压器件，从而导致芯片采用高压工艺，增加芯片的制造流程和生产成本的技术问题。该电路包括锁存模块、钳位电压模块和信号控制模块；所述锁存模块用于暂时存储电位信号；所述钳位电压模块用于防止所述电路的器件受到损坏；所述信号控制模块用于改变所述锁存模块的电位信号；所述锁存模块连接所述钳位电压模块；所述钳位电压模块连接所述信号控制模块。本实用新型的电路结构简单，使用低压器件能够降低电路成本。
一种电平位移电路电荷控制信号传输装置

[发明专利]一种半导体场效应晶体管及其制备方法、电路板、设备-CN202211609435.7在审
发明人：杨啸;杨承晋;兰华兵;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-12-15 - 公布日： 2023-01-13 - 主分类号： H01L29/78 文献下载
摘要：本申请实施例涉及半导体技术领域，提供了一种半导体场效应晶体管及其制备方法、电路板、设备，该器件包括：碳化硅N型衬底层、碳化硅N型外延层、栅极层、欧姆层、肖特基层、欧姆层、金属层和漏极层，其中，碳化硅N型外延层包括刻蚀部、凸部和掺杂层区，掺杂层区包括相接触的P型阱区和P+掺杂区，欧姆层与P型阱区、P+掺杂区、栅极层接触以形成欧姆接触，肖特基层与P+掺杂区和凸部形成肖特基接触。通过肖特基层与P+掺杂区形成肖特基接触以在半导体场效应晶体管中形成类肖特基二极管结构，提供一定的续流能力，提高半导体场效应晶体管自身的反向恢复性以减少在反向恢复时产生的反向漏电流，降低使用功耗。
一种半导体场效应晶体管及其制备方法电路板设备

[发明专利]半导体器件的终端结构及其半导体器件-CN202211588280.3在审
发明人：钟炜;杨承晋;刘涛;兰华兵 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-12-12 - 公布日： 2023-01-06 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种半导体器件的终端结构及其半导体器件，涉及半导体技术领域。该终端结构包括元胞结构和底部结构，元胞结构包括钝化层、氧化层、过渡区、终端注入区、第一外延层和第二外延层，氧化层位于钝化层的下方，第二外延层位于氧化层的下方，过渡区和终端注入区位于氧化层和第二外延层之间，终端注入区位于过渡区的一侧，第一外延层中设置有第一埋层区，第一埋层区与过渡区位于相同一侧，第二外延层中设置有第二埋层区，第二埋层区与终端注入区位于相同一侧；底部结构位于第一外延层的下方。本申请实施例能够缩短终端长度，从而减少终端结构的尺寸，进而减少成本。
半导体器件终端结构及其

[发明专利]半导体面积的计算方法、装置、电子设备及存储介质-CN202211213697.1在审
发明人：刘旭;杨承晋;兰华兵;刘涛 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-09-30 - 公布日： 2022-12-16 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种半导体面积的计算方法、装置、电子设备及存储介质，本发明涉及半导体技术领域。其中，半导体面积的计算方法包括：根据参考数据集、目标半导体所需的目标电压得到目标半导体的目标电流，其中，预设参考集为根据预设的参考半导体得到的数据集，参考半导体为电压等级、制造工艺与所述目标半导体相同的半导体。根据该目标电流和预设的参考面积计算出目标半导体的电流密度，再根据目标半导体的电流密度、预设的额定电流计算得到目标半导体的目标有源区面积。最后，根据目标有源区面积确定目标半导体所需的目标面积。本实施例的半导体面积的计算方法通过采用预设参考集以计算目标半导体的面积，以此提高了半导体面积的设计精确度。
半导体面积计算方法装置电子设备存储介质

[发明专利]SiC MOSFET器件结构-CN202211120410.0在审
发明人：钟炜;杨承晋;刘涛;兰华兵 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-09-15 - 公布日： 2022-12-09 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种SiC MOSFET器件结构，包括：源极金属层、层间介质、栅极poly层、栅氧化层、P+源区、N+源区、Pwell区、N‑导流层、P+注入区、JFET区、N‑外延层、N+衬底和漏极金属层；漏极金属层、N+衬底和N‑外延层依次层叠设置；JFET区设置于N‑外延层的上层；Pwell区、P+源区和N+源区均设置于N‑外延层的上层且位于JFET区的两侧；栅氧化层位于JFET区的上层且两端位于部分N+源区的上层；栅极poly层位于部分栅氧化层的上层；P+注入区设置于JFET区的中心位置且位于栅氧化层的下层；N‑导流层设置于JFET区对应于无栅极poly层覆盖的区域，且N‑导流层与其中一侧的Pwell区交叠；层间介质覆盖于栅极poly层和栅极氧化层的上层；源极金属层覆盖于层间介质的上层。本申请能够提高器件的可靠性。
sic mosfet 器件结构

[发明专利]一种场效应管制备方法、装置及场效应管-CN202211076294.7在审
发明人：杨啸;杨承晋;刘涛;兰华兵 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-09-05 - 公布日： 2022-12-09 - 主分类号： H01L21/28 文献下载
摘要：本申请公开了一种场效应管制备方法、装置及场效应管，涉及半导体技术领域，包括：构建元胞主体，其中，元胞主体设置有漂移区，漂移区的两侧间隔设置有Poly层，Poly层的高度高于漂移区的高度；在两个Poly层之间的漂移区的中间区域上淀积第一介质层，并对第一介质层进行刻蚀处理，以在两个Poly层相对的两侧均形成侧墙；将第一Al+离子注入处于两个侧墙之间的第一沟槽区正对的漂移区，以形成第一P+区；对Poly层和侧墙进行平整处理，并在平整后的Poly层、漂移区铺设金属电极，以得到场效应管。本申请能够缩小P+区的注入偏差，使得元胞结构进一步缩小，进而使得SiC‑MOSFET能够进一步小型化。
一种场效应制备方法装置

[实用新型]基于BCD工艺集成霍尔器件、驱动芯片及直流无刷电机-CN202222242008.1有效
发明人：杜凯;杨承晋;其他发明人请求不公开姓名 -专利权人： 深圳市森国科科技股份有限公司
申请日： 2022-08-24 - 公布日： 2022-11-29 - 主分类号： H01L43/06 文献下载
摘要：本实用新型公开了一种基于BCD工艺集成霍尔器件、驱动芯片及直流无刷电机，涉及集成霍尔器件技术领域，解决了基于不同BCD工艺生产制造霍尔器件时，无法进行工艺移植，生产制造较为困难，成本较高的技术问题。该集成霍尔器件包括P型衬底层、深N阱层和P阱层；所述P型衬底层、深N阱层和P阱层从下到上顺次排列；所述P阱层完全覆盖所述深N阱层，所述P阱层设有四个连接端口，四个所述连接端口与所述深N阱层连接。本实用新型集成霍尔器件的结构便于在不同BCD工艺上进行通用，降低了生产制造难度，可实现在不同BCD工艺上的移植，生产制造方便，从而降低了成本，便于集成霍尔器件在各种场景下的使用。
基于 bcd 工艺集成霍尔器件驱动芯片直流电机

1
2
下一页»
尾页
共 28 条