专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果71个,建议您升级VIP下载更多相关专利
  • [发明专利]JFET器件的制备方法和JFET器件-CN202010156295.7有效
  • 段文婷;房子荃 - 上海华虹宏力半导体制造有限公司
  • 2020-03-09 - 2023-10-20 - H01L21/337
  • 本申请公开了一种JFET器件的制备方法和JFET器件,该方法包括:提供一衬底,该衬底为P型衬底,该衬底中形成有深N型阱;在衬底上形成场氧层,深N型阱覆盖场氧层的底部;在深N型阱中形成至少两个N型阱,在深N型阱的外周侧形成第一P型阱和第二P型阱;在深N型阱中形成PTOP,PTOP将深N型阱隔断为上部区域和下部区域,PTOP的两端分别与第一P型阱和第二P型阱接触,至少两个N型阱位于上部区域;在深N型阱内N型阱外形成P型重掺杂区,在第一N型阱内形成第一N型重掺杂区,在第二N型阱内形成第二N型重掺杂区。本申请通过在JFET器件的深N型阱中形成N型阱,解决了由于深N型阱的载流子浓度低所导致的JFET器件的导通电流较小的问题。
  • jfet器件制备方法
  • [发明专利]JFET器件的制备方法、JFET器件及其版图结构-CN202010146282.1有效
  • 蔡莹;金锋 - 上海华虹宏力半导体制造有限公司
  • 2020-03-05 - 2023-10-20 - H01L21/337
  • 本申请公开了一种JFET器件的制备方法、JFET器件及其版图结构,该方法包括:提供一衬底,衬底中形成有深N型阱,衬底上形成有场氧层;在衬底中形成P型阱,P型阱与场氧层的底部相交叠;在场氧层上形成第一栅场板、第二栅场板和第三栅场板;在衬底中形成第一P型重掺杂区和第二P型重掺杂区;在衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区。本申请通过在制备JFET器件的过程中,使P型阱向漏极扩张,包覆场氧层底部的部分区域,从而降低了靠近第一栅极的场氧层的电场强度,在一定程度上降低了在对场氧层进行减薄后的击穿风险,提高了JFET器件的可靠性。
  • jfet器件制备方法及其版图结构
  • [发明专利]一种半导体器件及其制备方法-CN202310240166.X在审
  • 李枭;谢志平 - 中芯越州集成电路制造(绍兴)有限公司
  • 2023-03-07 - 2023-08-22 - H01L21/337
  • 本发明提供一种半导体器件及其制备方法,所述方法包括:提供衬底,在衬底上形成外延层;在外延层上形成栅极介电层,在栅极介电层上形成间隔设置的伪栅极结构;执行第一离子注入,以在外延层中形成第一导电类型阱区;在伪栅极结构的侧壁形成侧墙,执行第二离子注入,以在第一导电类型阱区中形成第二导电类型源区;形成覆盖栅极介电层的介电材料层;去除伪栅极结构;在侧墙的侧壁形成隔离层,执行第三离子注入,以在外延层中形成JFET区。本发明的方法能够有效地降低二次光刻带来的套刻精度偏差,进而保证参数的稳定性,而且可以选择低能量注入,同时不会对沟道产生影响,从而可以降低JFET区电阻。
  • 一种半导体器件及其制备方法
  • [发明专利]半导体装置-CN202080009812.6有效
  • 河野宪司 - 株式会社电装
  • 2020-01-16 - 2023-08-15 - H01L21/337
  • 具备:漂移层(13);沟道层(14),配置在漂移层(13)上;源极层(17),形成在沟道层(14)的表层部,杂质浓度比沟道层(14)高;栅极层(15),在沟道层(14)中形成得比源极层(17)深;体层(16),在沟道层(14)中形成得比源极层(17)深,与栅极层(15)分离;屏蔽层(18),以与栅极层(15)分离的状态而与栅极层(15)对置地形成在沟道层(14)中的位于栅极层(15)与漂移层(13)之间的部分,被维持为与栅极层(15)不同的电位;以及漏极层(11),隔着漂移层(13)而配置在与沟道层(14)相反的一侧。并且,使栅极层(15)的深度(Yg)相对于体层(16)的深度(Yb)的深度比为0.45以下。
  • 半导体装置
  • [发明专利]半导体装置-CN201880048878.9有效
  • 河野宪司 - 株式会社电装
  • 2018-07-26 - 2023-08-11 - H01L21/337
  • 具备:第1导电型的漂移层(13);第1导电型的沟道层(14),配置在漂移层(13)上;第1导电型的源极层(15),形成在沟道层(14)的表层部;第2导电型的栅极层(16),形成在沟道层(15);第2导电型的体层(17),形成在沟道层(15);漏极层(11),隔着漂移层(13)而配置在与源极层(15)相反的一侧;栅极布线(19),与栅极层(16)电连接;第1电极(21),与源极层(15)及体层(17)电连接;以及第2电极(22),与漏极层(11)电连接。并且,在体层(17)的底部侧,与栅极层(16)的底部侧相比,使电场强度更高。
  • 半导体装置
  • [发明专利]半导体结构及其形成方法-CN202310531546.9在审
  • 三重野文健;周永昌 - 飞锃半导体(上海)有限公司
  • 2023-05-11 - 2023-08-08 - H01L21/337
  • 本申请提供半导体结构及其形成方法,所述半导体结构包括:基底,所述基底包括半导体衬底以及位于所述半导体衬底表面的外延层,所述外延层包括用于形成栅极的栅极区域;第一栅极氧化层,位于所述栅极区域的外延层表面;第二栅极氧化层,位于所述第一栅极氧化层表面,所述第二栅极氧化层包括位于所述栅极区域相对边且沿所述相对边设置的两个第一部分以及位于所述两个第一部分之间且与所述第一部分垂直连接的若干间隔设置的第二部分;栅极,位于所述栅极区域上覆盖并接触所述第一栅极氧化层和第二栅极氧化层。本申请提供一种半导体结构及其形成方法,可以减小半导体器件结场效应区的栅极氧化物处的高电场,从而提高器件可靠性。
  • 半导体结构及其形成方法
  • [发明专利]一种带保护结构的氮化镓JFET的制备方法-CN202310532339.5在审
  • 刘新科;月文;陈增发;黎晓华;黄双武;贺威 - 深圳大学
  • 2023-05-11 - 2023-07-28 - H01L21/337
  • 本发明公开一种带保护结构的氮化镓JFET的制备方法,包括:在氮化镓一侧区域注入He离子形成第一高阻区,生长外延层;在氮化镓的另一侧区域注入镁离子制备JFET的第一P阱区和第二P阱区,在第一高阻区的区域制备保护结构中二极管的P型区;用He离子注入方式在第二P阱区和保护结构中二极管的P型区之间制备第二高阻区;在保护结构中二极管的P型区的一侧的器件表面注入He离子形成第三高阻区作为保护结构中电容极板之间的介质层,对第三高阻区的两边刻蚀形成两个凹槽;在第三高阻区的两个凹槽内沉积铜得到栅极,在第一P阱区和第二P阱区表面蒸镀金属膜制备栅极,在保护结构中二极管的P型区的表面蒸镀金属膜制备源极,在第一P阱区和第二P阱区的中间区域制备源极,在氮化镓背面蒸镀金属膜制备漏极。
  • 一种保护结构氮化jfet制备方法
  • [发明专利]半导体装置-CN201880048889.7有效
  • 河野宪司 - 株式会社电装
  • 2018-07-26 - 2023-07-18 - H01L21/337
  • 具备JFET(10)、MOSFET(20)、以及配置在JFET(10)的栅极电极(13)与MOSFET(20)的源极电极(21)之间的JFET用调整电阻(42),JFET(10)的源极电极(11)和MOSFET(20)的漏极电极(22)电连接,从而JFET(10)和MOSFET(20)被级联连接。并且,JFET用调整电阻(42)具有接通动作用的第1电阻电路(421)及断开动作用的第2电阻电路(422)。
  • 半导体装置
  • [发明专利]结型场效应晶体管制备方法及结型场效应晶体管-CN202310347108.7在审
  • 何隽 - 中芯越州集成电路制造(绍兴)有限公司
  • 2023-03-29 - 2023-06-23 - H01L21/337
  • 本发明涉及一种结型场效应晶体管制备方法及结型场效应晶体管。所述方法包括:在第一半导体材料层内形成三个依次排列的掺杂区,包括中间的第一类型掺杂区和所述第一类型掺杂区两侧的第二类型掺杂区;三个所述掺杂区的导电类型均与所述第一半导体材料层的导电类型相反,且所述第二类型掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度;在所述第一类型掺杂区中形成栅极;在所述第二类型掺杂区中分别形成源极和漏极。本发明所提供的结型场效应晶体管制备方法及结型场效应晶体管,具有更高的BV。
  • 场效应晶体管制备方法
  • [发明专利]氮化物半导体装置-CN201880073367.2有效
  • 柴田大辅;田村聪之;平下奈奈子 - 松下控股株式会社
  • 2018-08-31 - 2023-02-21 - H01L21/337
  • 氮化物半导体装置(100)具备:基板(110);漂移层(120);阻挡层(130);栅极开口部(140),贯通阻挡层(130);被依次设置的电子传输层(150)及电子供给层(151),具有位于阻挡层(130)的上方的部分和沿着栅极开口部(140)的内表面的部分;栅极电极(170),以覆盖栅极开口部(140)的方式而被设置;源极开口部(160),贯通电子传输层(150)及电子供给层(151);源极电极(180S),被设置在源极开口部(160);以及漏极电极(180D),在平面视的情况下,栅极开口部(140)的长度方向上的端部(143)的轮廓(143a)的至少一部分,呈沿着圆弧或椭圆弧的形状。
  • 氮化物半导体装置
  • [发明专利]氮化物半导体装置的制造方法及氮化物半导体装置-CN202180009694.3在审
  • 大岳浩隆;近松健太郎 - 罗姆股份有限公司
  • 2021-01-15 - 2022-08-30 - H01L21/337
  • 氮化物半导体装置的制造方法包括:第二工序,在栅极层材料膜上形成作为栅电极的材料膜的栅电极膜;第三工序,选择性地对栅电极膜进行蚀刻,从而形成脊形状的栅电极(22);以及第四工序,选择性地对栅极层材料膜进行蚀刻,从而形成脊形状的半导体栅极层(21),该半导体栅极层在其表面的宽度中间部配置有栅电极(22)。第三工序包括:第一蚀刻工序,其用于形成从栅电极(22)的上端到厚度方向中途的第一部分(22A);以及第二蚀刻工序,其是蚀刻条件与第一蚀刻工序不同的工序,用于形成栅电极的剩余的第二部分(22B)。
  • 氮化物半导体装置制造方法
  • [发明专利]沟槽型MESFET-CN202080090078.0在审
  • 佐佐木公平 - 诺维晶科股份有限公司
  • 2020-12-15 - 2022-08-02 - H01L21/337
  • 提供一种沟槽型MESFET(1),具备:n型半导体层(11),其包括Ga2O3系单晶,具有在一个面(19)上开口的多个沟槽(12);绝缘体(14),其埋入于多个沟槽(12)各自的底部;栅极电极(13),其埋入于多个沟槽(12)各自的绝缘体(14)上,在其侧面与n型半导体层(11)接触;源极电极(16),其连接到n型半导体层(11)的相邻的沟槽(12)之间的台面形状部(18);绝缘体(15),其埋入于多个沟槽(12)各自的栅极电极(13)上,将栅极电极(13)与源极电极(16)绝缘;以及漏极电极(17),其直接或间接地连接到n型半导体层(11)的与源极电极(16)相反的一侧。
  • 沟槽mesfet
  • [发明专利]垂直JFET及其制造方法-CN201680051802.2有效
  • 李中达;阿努普·巴拉 - 美国联合碳化硅公司
  • 2016-07-12 - 2022-01-04 - H01L21/337
  • 通过使用有限数目的掩模的过程来制造垂直JFET。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部图案化。可选的第四掩模用于将钝化部图案化。沟道通过成角度注入被掺杂,并且有源单元区域中的沟槽和台面的宽度可以可选地与终止区域中的沟槽和台面的宽度不同。
  • 垂直jfet及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top