[发明专利]层状结构在审
| 申请号： | 202210471897.0 | 申请日： | 2022-04-29 |
| 公开（公告）号： | CN115377205A | 公开（公告）日： | 2022-11-22 |
| 发明（设计）人： | A·克拉克;R·达尔基斯 | 申请（专利权）人： | IQE公开有限公司 |
| 主分类号： | H01L29/20 | 分类号： | H01L29/20;H01L29/04;H01L33/32;H01L21/02;C30B23/02;C30B29/02;C30B29/16;C30B29/40;C30B29/52 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 宋岩 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了层状结构。层状结构10包括：呈[100]晶体取向的基板；呈[111]取向的结晶方铁锰矿氧化物层14；以及与结晶方铁锰矿氧化物层在晶体学上匹配的含金属层16。有利地，可以在整个行业常用的基板上生长高质量的含金属层，这开启了集成和成本益处。 | ||
| 搜索关键词： | 层状 结构 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于IQE公开有限公司，未经IQE公开有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210471897.0/，转载请声明来源钻瓜专利网。
- 上一篇：具有洗衣附件的洗衣设备
- 下一篇：半导体器件
- 同类专利
- 外延结构-202010447738.8
- 刘嘉哲;施英汝 - 环球晶圆股份有限公司
- 2020-05-25 - 2023-10-13 - H01L29/20
- 本发明提供一种外延结构，包括：基板、缓冲层、背面扩散阻挡层、形成在背面扩散阻挡层上的通道层以及形成在通道层上的阻挡层。缓冲层形成在基板上。背面扩散阻挡层形成在缓冲层上，背面扩散阻挡层的化学组成为Al
- 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管-202110914932.7
- 黄义;王礼祥;秦海峰;许峰;陈伟中;王琦;张红升 - 重庆邮电大学
- 2021-08-10 - 2023-08-29 - H01L29/20
- 本发明涉及一种异质结注入的沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ、发射极金属接触区Ⅱ和Al组分渐变区。本发明基于N+型GaN衬底材料上，采用从上至下为P/N/P/N的沟槽型IGBT垂直器件结构，通过较低掺杂的P+AlGaN集电极层就可以实现P+AlGaN/GaN较高的空穴注入比，同时，还在P+AlGaN/GaN异质结界面处引入x渐变的Al
- 一种GaAs基P沟道增强型CMOS器件及其制备方法-202310390161.5
- 许晟瑞;杨赫;卢灏;许钪;刘旭;徐爽;张涛;张进成;郝跃 - 西安电子科技大学
- 2023-04-12 - 2023-08-08 - H01L29/20
- 本发明公开了一种GaAs基P沟道增强型CMOS器件，包括：GaAs缓冲层叠加在衬底上；未掺杂GaAs层叠加在GaAs缓冲层上；未掺杂GaN层叠加在未掺杂GaAs层上位于隔离区的一侧；AlGaN势垒层叠加在未掺杂GaN层上；p‑GaN层叠加在AlGaN势垒层的中间；第一源电极和第一漏电极分别位于p‑GaN层的两侧；第一栅电极叠加在p‑GaN层上；n‑GaAs层位于隔离区的另一侧；n‑GaAs层有两个P掺杂区；第二源电极和第二漏电极分别叠加在两个P掺杂区上；栅介质层位于两个P掺杂区之间且叠加在n‑GaAs层上；第二栅电极，叠加在栅介质层之上。本发明极大地提升了载流子浓度，改善了器件性能。
- 氮化物器件及其制备方法-202110984217.0
- 蔡文必;刘胜厚;请求不公布姓名;卢益锋;孙希国;谷鹏 - 厦门市三安集成电路有限公司
- 2021-08-25 - 2023-07-28 - H01L29/20
- 一种氮化物器件及其制备方法，涉及半导体器件技术领域。该制备方法包括：提供外延结构；通过离子注入在外延结构上形成第一有源区、第二有源区和无源区；通过光刻工艺在第二有源区形成露出外延结构的介质层的第一窗口；通过第一窗口离子注入以在第二有源区内形成N型区；通过光刻工艺在第二有源区形成露出介质层的第二窗口；通过第二窗口在N型区内形成P型区，P型区和N型区串联形成PN结二极管结构；在第一有源区形成源极、栅极和漏极，在无源区形成源极焊盘、栅极焊盘和漏极焊盘；其中，PN结二极管结构的阳极与源极焊盘接触连接、阴极与栅极焊盘接触连接。该制备方法能够提高器件的栅极和源极之间的反向电压的耐受等级。
- 一种高电子迁移率晶体管的外延结构及其制备方法-201911056791.9
- 张志荣;郭艳敏;尹甲运;王波;高楠;房玉龙;冯志红 - 中国电子科技集团公司第十三研究所
- 2019-10-31 - 2023-07-25 - H01L29/20
- 本发明涉及半导体技术领域，具体公开一种高电子迁移率晶体管外延结构及其制备方法。所述外延结构从下到上依次包括衬底、In
- 氮化镓再生长中的杂质还原技术-202180076976.5
- J·G·费奥雷恩扎;D·皮埃德拉 - 美国亚德诺半导体公司
- 2021-08-03 - 2023-07-18 - H01L29/20
- 描述了在GaN再生长中减少杂质掺杂剂的各种技术。在第一种技术中，可以在再生长GaN层之前的再生长界面处形成阻挡层，例如AlN。阻挡层可以在再生长界面处掩埋杂质，并减少它们对包括器件(例如晶体管)的沟道的上面的层的影响。在第二种技术中，可以在再生GaN层之前在再生界面处形成缓冲层，例如碳掺杂的GaN层。碳可以作为受体来补偿掺杂剂，例如硅，并消除它们对上述层的电子效应。在第三种技术中，可以在GaN再生长之前进行氢烘烤处理。氢可以在再生长界面解吸GaN薄层，这是杂质浓度最高的GaN层。
- 氮极性面氮化镓晶体管及其制造方法-202310217539.1
- 吴先民;方雪冰;梁帅;樊永辉;许明伟;樊晓兵 - 深圳市汇芯通信技术有限公司
- 2023-02-27 - 2023-06-23 - H01L29/20
- 本发明公开了一种氮极性面氮化镓晶体管及其制造方法，其中，氮极性面氮化镓晶体管包括自下而上依次层叠设置的衬底层、键合层、支撑层、势垒层和材质为GaN的沟道层，沟道层的氮极性面朝上，且沟道层上方设置有栅电极和与沟道层形成欧姆接触的源电极及漏电极，源电极和漏电极分别位于沟道层相对的两侧，栅电极位于源电极和漏电极之间，且栅电极与沟道层通过材质为AlGaN的阻挡层连接，栅电极与阻挡层之间形成肖特基接触。本发明通过采用GaN作为沟道层，且GaN朝向电极的一面为氮极性面，氮极性面的每个晶胞具有三个悬挂键，在与金属形成欧姆接触时极大程度上降低了接触电阻，从而降低器件在工作状态下的自热效应，以降低晶体管的自热效应。
- 双异质结氮极性面氮化镓晶体管及其制造方法-202310209529.3
- 吴先民;方雪冰;梁帅;樊永辉;许明伟;樊晓兵 - 深圳市汇芯通信技术有限公司
- 2023-02-27 - 2023-06-23 - H01L29/20
- 本发明公开了一种双异质结氮极性面氮化镓晶体管及其制造方法，其中，双异质结氮极性面氮化镓晶体管包括自下而上依次层叠设置的衬底层、键合层、支撑层、势垒层、材质为GaN的沟道层和材质为AlGaN的阻挡层，支撑层的材质为p‑GaN，沟道层的氮极性面朝上，且沟道层上方设置有栅电极和与沟道层形成欧姆接触的源电极及漏电极，栅电极与阻挡层之间形成肖特基接触，栅电极与源电极之间及栅电极与漏电极之间均形成有钝化层。本发明通过在栅电极与沟道层的氮极性面之间设置一层材质为AlGaN的阻挡层，阻挡层覆盖在沟道层上表面，使得载流子在氮化镓沟道层局域性更大，即具有更强的沟道效应抑制能力，降低晶体管的漏电；支撑层材质为p‑GaN，可以降低晶体管与地之间的漏电。
- 具有无金接触部的氮化物结构及形成这种结构的方法-201880007541.3
- J·R·拉罗什;E·M·詹贝斯;K·P·叶;T·E·卡齐奥 - 雷声公司
- 2018-02-13 - 2023-06-23 - H01L29/20
- 本发明涉及一种具有设置于衬底上的III族‑N半导体层的半导体结构。与III族‑N半导体层接触的多层电接触结构包括与III族‑N半导体层接触的无金接触层；和电连接到无金接触层的无金导电蚀刻停止层。导电过孔穿过衬底到达蚀刻停止层。所述结构包括多个电极结构，每个电极结构提供源电极结构、漏电极结构和栅电极结构中的相应一个。源电极结构、漏电极结构和栅电极结构包括：电接触结构和电极接触部。电极接触部具有相同的无金结构并具有共面的上表面。
- 增强型氮极性面氮化镓晶体管及其制造方法-202310216625.0
- 吴先民;梁帅;方雪冰;樊永辉;许明伟;樊晓兵 - 深圳市汇芯通信技术有限公司
- 2023-02-27 - 2023-06-09 - H01L29/20
- 本发明公开了一种增强型氮极性面氮化镓晶体管及其制造方法，其中，增强型氮极性面氮化镓晶体管包括自下而上依次层叠设置的衬底层、键合层、支撑层、势垒层和材质为GaN的沟道层，沟道层的氮极性面朝上，且源电极和漏电极分别位于沟道层相对的两侧，栅电极位于源电极和漏电极之间，且栅电极与沟道层通过材质为SiN的钝化层连接，沟道层对应栅电极的位置为反转部，反转部的材质为p‑GaN。本发明GaN朝向电极的一面为氮极性面，氮极性面的每个晶胞具有三个悬挂键，在与金属形成欧姆接触时极大程度上降低了接触电阻，从而降低了晶体管的发热，同时通过p‑GaN将沟道层与势垒层之间二维电子气产生的电子耗尽，从而使晶体管实现常关态，节省了功耗。
- 氮极性面氮化镓晶体管及其制造方法-202310209403.6
- 吴先民;梁帅;方雪冰;樊永辉;许明伟;樊晓兵 - 深圳市汇芯通信技术有限公司
- 2023-02-27 - 2023-06-09 - H01L29/20
- 本发明公开了一种氮极性面氮化镓晶体管及其制造方法，其中，氮极性面氮化镓晶体管包括自下而上依次层叠设置的衬底层、键合层、支撑层、势垒层和材质为GaN的沟道层，支撑层的材质为p‑GaN，沟道层的氮极性面朝上，且沟道层上方设置有栅电极和与沟道层形成欧姆接触的源电极及漏电极，源电极和漏电极之间设置有第一钝化层，且第一钝化层内嵌设有栅电极，栅电极的顶部设置有场板，第一钝化层的上方层叠设置有第二钝化层，第二钝化层盖设于场板的上方，且第二钝化层的下侧具有收容场板的凹槽。本发明通过将栅电极、钝化层和沟道层形成MIS结构，使得晶体管在关态时可以减少漏电，支撑层材质为p‑GaN，可以降低晶体管与地之间的漏电，降低晶体管的发热。
- 一种耐高温的整流芯片及其加工工艺-202110982025.6
- 汪骏;汪瑞昌;江文资 - 黄山市瑞宏电器股份有限公司
- 2021-08-25 - 2023-06-09 - H01L29/20
- 本发明公开一种耐高温的整流芯片及其加工工艺，包括下盖板、上盖板和芯片主体，所述下盖板固定安装在上盖板下部，所述芯片主体设置在下盖板和上盖板之间的中部位置，所述下盖板的下端内侧设置有四组弧形卡槽，所述下盖板的上端安装有四组用来对接弧形卡槽的弧形卡块；利用硅基氮化镓材料制作的芯片主体具有耐高温的效果，令其可以适用高温环境，硅基氮化镓具有宽的直接带隙、强的原子键、高的热导率以及优秀的化学稳定性和强的抗辐照能力，利用硅基氮化镓材料制作该整流芯片，可以有效提升该整流芯片的耐温性能，从而提升其适用范围。
- 一种室温印刷的GaN半导体薄膜及其制备方法和应用-202111265630.8
- 杜邦登;李倩;刘静 - 中国科学院理化技术研究所
- 2021-10-28 - 2023-05-02 - H01L29/20
- 本发明提供一种室温印刷的GaN半导体薄膜及其制备方法和应用。本发明的GaN薄膜包括：衬底；GaN薄膜层，通过刮印表面覆盖GaN薄膜的Ga基液态金属印刷于所述衬底的表面上。本发明还提供了室温印刷的GaN薄膜制备方法。本发明的室温印刷的GaN薄膜，实现了二维GaN半导体薄膜的室温印刷制备，可解决气相外延法制备GaN薄膜所面临的成本高、效率低、工艺复杂等问题，有利于促进GaN薄膜在功率半导体器件领域的大规模应用。
- 外延结构-201910547464.7
- 刘嘉哲;黄彦纶;施英汝 - 环球晶圆股份有限公司
- 2019-06-24 - 2023-04-18 - H01L29/20
- 本发明提供一种外延结构，包括：基板、成核层、缓冲层以及氮化物层。成核层设置于基板上，所述成核层于厚度方向上由多个区域组成，所述区域的化学组成为Al
- 自钝化的氮极性III族氮化物晶体管-202180050268.4
- 丹尼尔·丹尼霍夫;安德里亚·科里恩;费夫齐·阿尔昆;米夏·菲尔曼 - HRL实验室有限责任公司
- 2021-05-05 - 2023-03-28 - H01L29/20
- 一种高电子迁移率晶体管HEMT，包括：第一III族氮化物半导体材料的沟道层，其生长在第二III族氮化物半导体材料的背势垒的N极性表面上；所述第二III族氮化物半导体材料，其具有比所述第一III族氮化物半导体材料更大的带隙，从而在所述沟道层中获得带正电的极化界面和二维电子气体；所述第一III族氮化物半导体材料的钝化的盖层，其形成在所述沟道层的N极性表面的第一部分的顶部上并与所述沟道层的所述N极性表面的所述第一部分接触；栅极沟槽，其穿过所述钝化的盖层，并在所述沟道层的所述N极性表面结束；以及填充所述栅极沟槽的栅极导体。
- 半导体结构-202210587745.7
- 林伯融;林子尧 - 环球晶圆股份有限公司
- 2022-05-27 - 2023-02-17 - H01L29/20
- 本发明提供一种半导体结构，包括基板、第一氮化物层、第二氮化物层、第三氮化物层与极性反转层。第一氮化物层形成于所述基板上，极性反转层形成于所述第一氮化物层的表面，以将第一氮化物层的非金属极性表面转换为极性反转层的金属极性表面。第二氮化物层则形成于所述极性反转层上。第三氮化物层形成于所述第二氮化物层上。
- 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法-202110568749.6
- 薛军帅;孙志鹏;吴冠霖;杨雪妍;李祖懋;姚佳佳;张进成;郝跃 - 西安电子科技大学
- 2021-05-25 - 2023-02-07 - H01L29/20
- 本发明公开了一种氮极性面氮化镓高电子迁移率晶体管及其制作方法，主要解决现有氮极性面氮化镓器件材料外延质量低和在高压高功率工作时会产生热积累效应和电流崩塌的问题。其自下而上包括金刚石衬底(1)、势垒层(4)、插入层(5)和沟道层(6)，其中，衬底(1)与势垒层(4)之间设有键合层(2)和支撑层(3)，势沟道层(6)的上部设有绝缘栅介质层(7)，该绝缘栅介质层(7)上设置栅电极，沟道层(6)两侧均为欧姆接触区，其上分别设置源电极和漏电极。本发明器件工作频率高，极大地改善器件自热效应，提高了器件输出功率工作可靠性，且制作工艺简单，一致性高，可用于高频微波功率放大器和单片微波毫米波集成电路。
- 一种GaN基HEMT外延结构及其制备方法-202210739956.8
- 陈明 - 徐州金沙江半导体有限公司
- 2022-06-28 - 2023-01-20 - H01L29/20
- 本发明公开了一种GaN基HEMT外延结构及其制备方法，包括衬底基板，所述衬底基板上表面外延生长缓冲层；所述缓冲层上表面外延生长沟道层，所述沟道层上表面外延生长势垒层；所述势垒层上表面外延生长故意掺杂p型氮化镓层，所述故意掺杂p型氮化镓层为周期性结构，所述故意掺杂p型氮化镓层由自下而上的故意掺杂二茂镁GaN层、铺二茂镁层和未掺杂GaN层依次循环生长，通过利用镁原子的扩散效应与记忆效应，实现镁原子在故意掺杂p型氮化镓层中的均匀分布，减少镁原子在结构中的团簇现象，能有效增加p型层的空穴浓度，并且不使得GaN晶圆的外观与p型层的晶体质量变差，也不影响后续器件制作过程中的欧姆接触。
- 层状结构、光子器件、电子器件以及射频滤波器-202221039440.4
- A·克拉克;R·达尔基斯 - IQE公开有限公司
- 2022-04-29 - 2023-01-13 - H01L29/20
- 公开了层状结构、光子器件、电子器件以及射频滤波器。层状结构10包括：呈[100]晶体取向的基板；呈[111]取向的结晶方铁锰矿氧化物层14；以及与结晶方铁锰矿氧化物层在晶体学上匹配的含金属层16。本实用新型寻求提供一种防止或克服以上提到的问题的层状结构。有利地，可以在整个行业常用的基板上生长高质量的含金属层，这开启了集成和成本益处。
- 一种氮化镓HEMT外延结构的生长方法-202210740108.9
- 陈明 - 徐州金沙江半导体有限公司
- 2022-06-28 - 2022-12-30 - H01L29/20
- 本发明公开了一种氮化镓HEMT外延结构的生长方法，所述氮化镓HEMT外延结构包括衬底基板，衬底基板在MOCVD反应室内生长有外延层，外延层自下而上包括缓冲层，故意掺杂氮化镓层，非故意掺杂氮化镓层，势垒层，在所述外延层的每个结构层外延生长后与下一个结构层的外延生长前的时间间隔中，将衬底基板和外延层降温至可传输温度并传输移出MOCVD反应室，调整MOCVD反应室的温度至600～900℃，反应室内压力调整至50～100mbar，向MOCVD反应室内通入氯气和氩气的混合气体。通过利用氯气与缓冲层生长过程中生成的杂质涂层在高温下发生化学反应，氩气作为惰性载气，将反应生成物吹扫带出MOCVD反应室。
- 高平整度HVPE氮化镓单晶衬底及其制备方法-202211134400.2
- 杨三贵;李起鸣 - 镓特半导体科技（上海）有限公司
- 2022-09-19 - 2022-12-16 - H01L29/20
- 本发明公开了高平整度HVPE氮化镓单晶衬底及其制备方法，所述高平整度HVPE氮化镓单晶衬底为2"时，TTV＜3um，Bow＜±3um，Warp＜8um，所述高平整度HVPE氮化镓单晶衬底为4"时，TTV＜5um，Bow＜±5um，Warp＜10um。本发明的有益效果是经过两次退火处理后，可以有效改善氮化镓衬底片表面的平整度，得到的氮化镓单晶衬底的TTV、Bow和Warp得到了明显改善。
- 宽禁带半导体BPN/GaN异质结材料及外延生长方法-202110392314.0
- 薛军帅;姚佳佳;李蓝星;杨雪妍;孙志鹏;刘芳;吴冠霖;张赫朋;张进成;郝跃 - 西安电子科技大学
- 2021-04-13 - 2022-12-02 - H01L29/20
- 本发明公开了一种宽禁带半导体BPN/GaN异质结材料及外延生长方法，主要解决现有氮化镓异质结材料极化强度和二维电子气浓度低、外延生长工艺复杂和控制难度大的问题。其材料结构，自下而上包括衬底(1)、成核层(2)、GaN沟道层(3)、AlN插入层(4)、势垒层(5)和帽层(6)，其中势垒层采用P组分为30％‑40％、厚度为10nm‑30nm的BP
- 柔性晶体管的制备方法-201910841413.5
- 高学栋;冯志红;蔚翠;何泽召;刘庆彬;郭建超;周闯杰 - 中国电子科技集团公司第十三研究所
- 2019-09-06 - 2022-11-29 - H01L29/20
- 本发明适用于半导体晶体管制备技术领域，提供了一种柔性晶体管的制备方法，包括：将获取的六方氮化硼h‑BN薄膜转移至预设衬底表面；在所述h‑BN薄膜上制作导电沟道、源漏电极、栅介质层以及栅电极，获得晶体管样品；在所述晶体管样品上旋涂柔性衬底溶液并经过干燥处理，获得在所述晶体管样品上形成的柔性膜；将所述晶体管样品与所述柔性膜从所述预设衬底上剥离，获得柔性晶体管。本发明中的柔性晶体管的制备方法，避免了直接在柔性衬底上制备晶体管具有对准偏差且性能退化的问题，同时采用柔性膜包覆晶体管样品，解决了柔性晶体管在弯折过程中电极易脱落的问题。
- 基于III族氮化物的晶体管器件-202180031754.1
- H·布雷奇;J·特维南 - 英飞凌科技股份有限公司
- 2021-04-28 - 2022-11-25 - H01L29/20
- 提供了一种基于III族氮化物的晶体管器件，其具有栅极漏极电容(C
- 层状结构-202210471897.0
- A·克拉克;R·达尔基斯 - IQE公开有限公司
- 2022-04-29 - 2022-11-22 - H01L29/20
- 公开了层状结构。层状结构10包括：呈[100]晶体取向的基板；呈[111]取向的结晶方铁锰矿氧化物层14；以及与结晶方铁锰矿氧化物层在晶体学上匹配的含金属层16。有利地，可以在整个行业常用的基板上生长高质量的含金属层，这开启了集成和成本益处。
- 用于III族氮化物半导体的具有不连续铝含量的外延层-202080006330.5
- 吴芃逸 - 英诺赛科（苏州）半导体有限公司
- 2020-12-30 - 2022-11-11 - H01L29/20
- 本发明提供一种半导体器件，其包括：衬底(10)；III族氮化物过渡层堆叠(11)，其安置于所述衬底(10)上，所述III族氮化物过渡层堆叠(11)维持与所述衬底(10)的外延关系；第一III族氮化物层(121)，其安置于所述III族氮化物过渡层堆叠(11)上；和第二III族氮化物层(122)，其安置于所述第一III族氮化物层(121)上，所述第二III族氮化物层(122)具有大于所述第一III族氮化物层(121)的带隙能量的带隙能量，其中所述III族氮化物过渡层堆叠(11)包括第一过渡层(111)、所述第一过渡层(111)上的第二过渡层(112)以及所述第二过渡层(112)上的第三过渡层(113)，且其中所述第二过渡层(112)在所述第一过渡层(111)、第二过渡层(112)和第三过渡层(113)当中具有最小铝摩尔比。本发明还涉及形成此类半导体器件的方法。根据本发明的所述半导体器件有利地在所述第一III族氮化物层(121)中具有小于或等于1×10
- 一种氮化镓外延片及其制备方法-202111364861.4
- 李利哲 - 江苏第三代半导体研究院有限公司
- 2021-11-17 - 2022-11-08 - H01L29/20
- 本申请属于半导体技术领域，为解决现有外延片容易因晶格失配或应力而产生的翘曲问题，公开一种氮化镓外延片及制备方法。该氮化镓外延片包括：衬底，以及衬底上依次设置的低温AlN缓冲层、高温AlN缓冲层、疏松AlGaN层、铝渐变层、氮化镓过渡层和氮化镓外延层。低温AlN缓冲层和高温AlN缓冲层能够缓冲衬底与氮化镓过渡层之间的晶格失配，疏松AlGaN层能够起到应力缓解的作用，铝渐变层能够提高上方的氮化镓层的晶格匹配，而氮化镓外延通过该氮化镓过渡层能够进一步减少衬底与外延层之间的晶格失配产生的应力，能够防止大尺寸外延片因晶格失配或应力而产生的翘曲。该氮化镓外延层可通过CVD设备来制备。
- 一种具有高阈值的氮化镓功率半导体-202210941623.3
- 刘劼 - 绍兴芯能光电科技有限公司
- 2022-08-08 - 2022-11-04 - H01L29/20
- 本发明公开了一种具有高阈值的氮化镓功率半导体，包括半导体本体、散热背板、三氧化二铝衬底和栅极层，散热背板固定于半导体本体的一侧，半导体本体的顶部和底部皆均匀固定有引脚，栅极层设置于半导体本体的一侧。本发明通过安装有半导体本体、导电管和导电区，使得装置优化了自身的性能，使用时，一方面通过在半导体本体上设置有材质为氮化铝的过渡层，利用该性质稳定的过渡结构，便于分摊电流压力，另一方面通过在半导体本体的内部设置有带有导电管的导电区，通过导电作用，可以有效消除电荷存储现象，保证了器件在重复开关工作条件下具有较高的阈值稳定性。
- 基于自对准技术的GaN基毫米波功率器件及其制备方法-202110262423.0
- 马晓华;宓珉瀚;周雨威;刘文良;韩雨彤;张濛;侯斌;祝杰杰 - 西安电子科技大学
- 2021-03-10 - 2022-11-04 - H01L29/20
- 本发明涉及一种基于自对准技术的GaN基毫米波功率器件及其制备方法，该方法包括：S1：在衬底上生长GaN基异质结；S2：在GaN基异质结上生长n
- 半导体器件和形成半导体器件的方法-201910576064.9
- 叶佳灵;陈京玉 - 台湾积体电路制造股份有限公司
- 2019-06-28 - 2022-11-04 - H01L29/20
- 提供了高电子迁移率晶体管(HEMT)器件及其形成方法。该方法包括在衬底上方形成第一III‑V族化合物层。在第一III‑V族化合物层上方形成第二III‑V族化合物层。第二III‑V族化合物层比第一III‑V族化合物层具有更大的带隙。在第二III‑V族化合物层上方形成第三III‑V族化合物层。第三III‑V族化合物层和第一III‑V族化合物层包括相同的III‑V族化合物。沿着第三III‑V族化合物层的最顶表面和侧壁形成钝化层。在第二III‑V族化合物层上方形成第四III‑V族化合物层。第四III‑V族化合物层比第一III‑V族化合物层具有更大的带隙。本发明的实施例还涉及半导体器件和形成半导体器件的方法。
- 专利分类
