[发明专利]一种栅氧结构和制备方法在审
| 申请号： | 202111614241.1 | 申请日： | 2021-12-27 |
| 公开（公告）号： | CN114300533A | 公开（公告）日： | 2022-04-08 |
| 发明（设计）人： | 盛况;邵泽伟;王珩宇;任娜 | 申请（专利权）人： | 浙江大学杭州国际科创中心 |
| 主分类号： | H01L29/51 | 分类号： | H01L29/51;C23C14/08;C23C16/40;C23C16/455;C23C16/56;C23C28/04;H01L21/28 |
| 代理公司： | 杭州裕阳联合专利代理有限公司 33289 | 代理人： | 张解翠 |
| 地址： | 310000 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本申请涉及半导体技术领域中的一种栅氧结构和制备方法，包括SiC衬底层、氧化层、Al |
||
| 搜索关键词： | 一种 结构 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学杭州国际科创中心，未经浙江大学杭州国际科创中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111614241.1/，转载请声明来源钻瓜专利网。
- 上一篇：高强度盒式模块化建筑钢结构
- 下一篇：信息显示方法及装置
- 同类专利
- 一种高介电常数的纳米叠层介电薄膜及其制备方法-202311181156.X
- 林全;王锋;苏子生;潘淼 - 泉州师范学院
- 2023-09-14 - 2023-10-27 - H01L29/51
- 本发明公开了一种高介电常数的纳米叠层介电薄膜及其制备方法，属于介电薄膜材料技术领域。本发明纳米叠层介电薄膜其结构包括自下而上设置的硅基底、底电极保护层和过渡金属硫族化合物纳米叠层以及顶电极，硅基底与底电极保护层之间设置有底电极，过渡金属硫族化合物纳米叠层设置在底电极保护层的上方，过渡金属硫族化合物纳米叠层与顶电极之间设置有顶电极保护层；该过渡金属硫族化合物纳米叠层由两种或者三种过渡金属硫族化合物堆叠而成；顶电极保护层和底电极保护层的材料均采用硅铝混合物薄膜，过渡金属硫族化合物纳米叠层材料采用原子层淀积方法制备。本发明提供的介电薄膜具有尺寸小、介电常数高等优点。
- 基于氟晶云母栅介质层的二维场效应晶体管及其制备方法-202311011249.8
- 魏钟鸣;辛凯耀;杨珏晗;翟慎强;刘岳阳;文宏玉 - 中国科学院半导体研究所
- 2023-08-11 - 2023-10-24 - H01L29/51
- 本公开提出了一种基于氟晶云母栅介质层的二维场效应晶体管，包括衬底、沟道层、栅介质层、栅极、源极和漏极。其中，沟道层为二维范德华沟道材料，以在外加电场的作用下产生载流子；栅介质层形成于沟道层之上，为二维范德华氟晶云母材料，与沟道层通过范德华力结合；栅极形成于栅介质层之上，用于向栅介质层施加栅压，使得栅介质层中产生用于调控沟道层中载流子迁移以形成电流的电场；源极和漏极分别形成于栅介质层的两侧，用于传输电流。
- 半导体结构及其形成方法-202210306382.5
- 罗清;晏陶燕 - 长鑫存储技术有限公司
- 2022-03-25 - 2023-10-03 - H01L29/51
- 本公开实施例涉及半导体技术领域，提供一种半导体结构及其形成方法，形成方法包括：提供基底；对部分所述基底进行第一氧化处理，形成第一介质层；对所述第一介质层正下方的部分所述基底进行第二氧化处理，以形成第二介质层，所述第一介质层和所述第二介质层构成位于所述基底上方的介质层；其中，所述第一氧化处理对所述基底材料的氧化速率小于所述第二氧化处理对所述基底材料的氧化速率。本公开实施例至少有利于提高介质层厚度的可控性以及提高介质层的质量。
- 一种双栅ITZO薄膜晶体管及其制备方法-202310250147.5
- 杨冠华;吴子竞;陈楷飞;刘孟淦;卢文栋;廖福锡;卢年端;李泠 - 中国科学院微电子研究所
- 2023-03-13 - 2023-09-22 - H01L29/51
- 本发明涉及一种双栅ITZO薄膜晶体管及其制备方法，属于微电子技术领域，解决了现有技术薄膜晶体管的高迁移率和高稳定性难以同时满足的问题。所述的晶体管自下而上包括依次叠加设置的背栅、背栅介质层、a‑ITZO层、顶栅介质层和顶栅；所述的a‑ITZO层的左端的上表面与顶栅介质层之间设置有源极层，所述的a‑ITZO层的右端的上表面与顶栅介质层之间设置有漏极层；所述的背栅介质层和顶栅介质层的材质均为氧化铝。本发明的背栅介质层和顶栅介质层材质均采用氧化铝，在上下两个栅极同时施加栅压的时候，载流子倾向于在沟道中部运动，更少受到背栅介质层和顶栅介质层两个界面对器件性能的影响，从而实现更好的稳定性和更高的迁移率。
- 半导体器件-202310058320.1
- 佃荣次;河合彻;天羽生淳 - 瑞萨电子株式会社
- 2023-01-19 - 2023-09-19 - H01L29/51
- 本公开涉及一种半导体器件。半导体器件被设置有包括半导体衬底、铁电层和半导体层的SOI衬底，并且具有在其中形成第一MISFET的第一区域。第一MISFET包括：在第一区域中的半导体衬底；在第一区域中的铁电层；在第一区域中的半导体层；第一栅极绝缘膜，被形成在第一区域中的半导体层上；第一栅极电极，被形成在第一栅极绝缘膜上；第一源极区，位于第一栅极电极的一侧并且被形成在第一区域中的半导体层中；以及第一漏极区，位于第一栅极电极的另一侧并且被形成在第一区域中的半导体层中。
- 栅极电介质层、结构、半导体器件及其制备方法-202310749161.X
- 殷华湘;章帆;张兆浩;钟琨 - 中国科学院微电子研究所
- 2023-06-21 - 2023-09-12 - H01L29/51
- 本申请属于半导体器件技术领域，具体涉及一种栅极电介质层、结构、半导体器件及其制备方法。本申请中描述的栅极电介质层包含界面层，设于界面层至少一侧表面的铁电栅介质层，且铁电栅介质层具备超晶格结构，该栅极电介质层还包含籽晶层，其中，籽晶层位于界面层与铁电栅介质层之间以调控铁电栅介质层的超晶格结构的结晶过程。具体的，籽晶层的存在，能调控铁电栅介质层的结晶生长，进一步形成具备优良铁电特性的介质层，该具备优良铁电特性的介质层能够优化电学性能，比如减小EOT，进一步降低栅漏电流，同时又不影响电子迁移率，最终实现降低器件功耗，提高器件可靠性的技术效果。
- 半导体器件-202310134747.5
- 河大元;李炅奂 - 三星电子株式会社
- 2023-02-17 - 2023-08-29 - H01L29/51
- 一种半导体器件包括：衬底，包括在第一方向上延伸的有源区；衬底上的栅电极，在第二方向上延伸；以及有源区上的多个沟道层。多个沟道层在垂直于衬底的上表面的第三方向上彼此间隔开。该器件包括在多个沟道层和栅电极之间的多个介电层，多个介电层包括铁电材料或反铁电材料中的至少一种，并且多个介电层中的每个介电层具有不同的矫顽电压。该器件包括在有源区凹陷的凹陷区中的源/漏区，源/漏区在栅电极的两侧上，并且源/漏区与多个沟道层接触。
- 芯片和终端-202180041697.5
- 谭万良;李宇星;蔡佳林;吕杭炳;许俊豪 - 华为技术有限公司
- 2021-12-24 - 2023-08-25 - H01L29/51
- 本申请实施例提供了一种芯片和终端，涉及芯片技术领域，尤其涉及一种芯片和终端，可以调节第一电极、铁电功能层和第二电极的电学对称性和开关电流比。该芯片包括依次层叠设置的第一电极、第一铁电功能层、第二铁电功能层和第二电极；第一铁电功能层和第二铁电功能层均包括铁电氧化层，第一铁电功能层和/或第二铁电功能层还包括掺杂层，掺杂层的电负性与铁电氧化层的电负性不同；第一铁电功能层中的掺杂层的掺杂浓度，与第二铁电功能层中的掺杂层的掺杂浓度不同。
- 半导体器件及其制造方法-201811364991.6
- 井上真雄 - 瑞萨电子株式会社
- 2018-11-14 - 2023-08-22 - H01L29/51
- 本公开的实施例涉及半导体器件及其制造方法。改善了存储器元件的半导体器件的性能。在半导体衬底之上，经由用于存储器元件的栅极绝缘膜的整个绝缘膜形成用于存储器元件的栅电极。整个绝缘膜具有第一绝缘膜、在第一绝缘膜之上的第二绝缘膜、在第二绝缘膜之上的第三绝缘膜、在第三绝缘膜之上的第四绝缘膜和在第四绝缘膜之上的第五绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个绝缘膜的带隙大于第二绝缘膜的带隙。第三绝缘膜是包括包含金属元素和氧的高介电常数材料的多晶膜。第五绝缘膜是包括与用于第三绝缘膜的材料相同的材料的多晶膜。第四绝缘膜包括与用于第三绝缘膜的材料不同的材料。
- 半导体器件和制造半导体器件的方法-202210829807.0
- 李欣怡;张文;徐志安 - 台湾积体电路制造股份有限公司
- 2022-07-15 - 2023-08-15 - H01L29/51
- 本公开涉及半导体器件和制造半导体器件的方法。半导体器件包括：半导体衬底；一组垂直堆叠的纳米结构，位于半导体衬底之上；第一源极/漏极区域；以及第二源极/漏极区域，其中，一组垂直堆叠的纳米结构沿第一截面延伸在第一源极/漏极区域和第二源极/漏极区域之间。该器件还包括：栅极结构，沿第二截面包围一组垂直堆叠的纳米结构。第二截面沿栅极结构的纵轴线。栅极结构包括：栅极电介质，包围一组垂直堆叠的纳米结构中的每个纳米结构；第一金属碳化物层，位于栅极电介质之上；以及栅极填充材料，位于第一金属碳化物层之上。第一金属碳化物层包括Ce、Hf、V、Nb、Sc、Y或Mo。
- 一种铁电栅极叠层和铁电场效应晶体管及其制备方法-202310440684.6
- 罗军;陈博涵;许静 - 中国科学院微电子研究所;广东省大湾区集成电路与系统应用研究院
- 2023-04-23 - 2023-08-04 - H01L29/51
- 本发明涉及一种铁电栅极叠层和铁电场效应晶体管及其制备方法，属于微电子技术领域，用以解决现有中铁电场效应晶体管易出现积累翻转问题。所述铁电栅极叠层自下而上包括依次叠加设置的栅氧层、介质薄层、其他栅介质层；其中，所述介质薄层和所述栅氧层之间还设置有铁电层，所述介质薄层与所述其他栅介质层之间还设置有阻变层；或所述介质薄层和所述栅氧层之间还设置有阻变层，所述介质薄层与所述其他栅介质层之间还设置有铁电层，本发明通过在铁电栅极叠层中加入阻变层，使得铁电栅极叠层上的电压小于翻转电压时，不易受周围串扰而积累翻转，达到期望的矫顽电压后，正常开启，削弱积累翻转效应。
- 一种高电子迁移率晶体管及制备方法-202310530111.2
- 林科闯;请求不公布姓名;孙希国;蔡仙清;卢益锋;谷鹏;张辉;王哲力 - 厦门市三安集成电路有限公司
- 2021-06-29 - 2023-07-28 - H01L29/51
- 本发明提供一种高电子迁移率晶体管及制备方法，涉及半导体技术领域，包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口，在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触。在源极金属和漏极金属之间的磁性介质层上形成栅极金属，即磁性介质层位于栅极金属之下，使得磁性介质层能够受栅极金属的电压调控，产生感应电流，形成微导电通道，来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
- 一种基于高K界面层的高性能和高可靠性FeFET器件-202310505301.9
- 程然;曾亿琴;金成吉;陈冰;彭悦;韩根全 - 浙江大学;之江实验室
- 2023-05-06 - 2023-07-25 - H01L29/51
- 本发明公开了一种基于高K界面层的高性能和高可靠性FeFET器件，其针对铪锆氧(HZO)基铁电场效应晶体管提出一种将SiO
- 一种基于低介电常数介质的SiCVDMOSFET器件-202210226980.1
- 李明玥;刘东;欧阳杰;蓝中;胡夏融 - 西南交通大学
- 2022-03-08 - 2023-07-25 - H01L29/51
- 本发明公开了一种基于低介电常数介质的SiCVDMOSFET器件，包括从下到上依次设置的N型衬底、N型外延层、CS层、JFET2区、JFET1区、基于低介电常数介质的台阶栅、多晶硅层、隔离氧化层、金属电极层；本发明通过采用低介电常数介质降低器件的栅漏电容和栅源电容，提升器件的开关速度；同时，利用P+Shielding区的屏蔽作用，降低了器件正向阻断时的介质层内部电场，提高了器件的可靠性，在保证器件栅极可靠与较低比导通电阻的前提下，进一步降低了器件的栅漏电容与栅源电容，使器件的开关频率进一步提高。
- 制造半导体器件的方法和半导体器件-202210984942.2
- 唐浩明;陈书涵;简筠珊;李达元;徐志安;陈宗儒;丁一心;王涵圣 - 台湾积体电路制造股份有限公司
- 2022-08-17 - 2023-07-18 - H01L29/51
- 本公开涉及用于制造半导体器件的方法和半导体器件。在一种制造半导体器件的方法中，通过对半导体层进行图案化来形成鳍结构，形成隔离绝缘层以使得鳍结构的上部从隔离绝缘层突出，通过沉积工艺形成栅极电介质层，对栅极电介质层执行氮化操作，以及在栅极电介质层之上形成栅极电极层。所形成的栅极电介质层包括氧化硅，并且氮化操作包括使用N
- 半导体结构及其形成方法-202111602363.9
- 沈宇桐 - 长鑫存储技术有限公司
- 2021-12-24 - 2023-06-27 - H01L29/51
- 本申请实施例提供一种半导体结构及其形成方法，其中，半导体结构包括：衬底和位于所述衬底上的栅叠层结构；其中，所述栅叠层结构包括：高K介质层；与所述高K介质层接触的第一阻挡层；位于所述高K介质层远离所述衬底一侧的功函数层；位于所述功函数层远离衬底一侧的栅电极层；其中，所述第一阻挡层包含与高K介质层的相同的金属元素。
- 一种基于离子可调水凝胶栅介电层的环境响应型晶体管及其制备方法-202310082563.9
- 刘亚庆;刘玥;景厚超 - 山东大学
- 2023-02-08 - 2023-06-23 - H01L29/51
- 本发明提供了一种基于离子可调水凝胶栅介电层的环境响应型晶体管及其制备方法。该环境响应型晶体管，从下到上依次包括衬底、沟道层、漏源电极、离子可调水凝胶栅介电层和栅极。所述离子可调水凝胶栅介电层通过将丙烯酰胺类单体、熔融的相变无机盐水合物、光引发剂以及交联剂在高温环境中进行充分共混，再经过紫外光聚合制备。调控温度使得水凝胶介电层发生相变，可以在高、低电容之间的相互转变，控制栅压对沟道电流的调制能力，从而实现晶体管工作模式的切换。本发明设计了基于离子可调水凝胶栅介电层的晶体管器件，为构建环境响应型晶体管开发了新的策略，实现了晶体管功能的热电双调控。
- 一种铁电伪装晶体管及其安全电路的读写方式-202310077662.8
- 廖敏;石万千;廖佳佳;齐立杨;周益春 - 西安电子科技大学
- 2023-01-19 - 2023-06-02 - H01L29/51
- 本发明提供一种铁电伪装晶体管及其安全电路的读写方式，主要涉及芯片技术领域，包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极化特性的半导体材料，所述沟道层上设置绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。
- 一种等离子体增强原子层沉积制备的电荷俘获型存储器及其制备方法-202310115718.4
- 李玉香;褚光福;郑帅英;董立伟;李志军;辛倩;张嘉炜;宋爱民 - 山东大学
- 2023-02-14 - 2023-05-09 - H01L29/51
- 本发明涉及一种等离子体增强原子层沉积制备的电荷俘获型存储器及其制备方法，属于电荷俘获型存储器技术领域。存储器，包括由下自上依次设置的衬底、栅电极、电荷阻挡层、电荷存储层、电荷隧穿层和铟镓锌氧沟道层，铟镓锌氧沟道层上侧间隔分别设置有源电极和漏电极，电荷阻挡层、电荷存储层、电荷隧穿层的材料选用Al
- 集成组合件-202180052008.0
- S·普卢居尔塔;杨立涛;刘海涛;K·M·考尔道 - 美光科技公司
- 2021-08-18 - 2023-05-05 - H01L29/51
- 一些实施例包含集成存储器。所述集成存储器包含第一系列的第一导电结构和第二系列的导电结构。所述第一导电结构沿着第一方向延伸。所述第二导电结构沿着与所述第一方向交叉的第二方向延伸。半导体材料的支柱从所述第一导电结构向上延伸。所述支柱中的每一个包含下部源极/漏极区、上部源极/漏极区，以及所述下部和上部源极/漏极区之间的沟道区。所述下部源极/漏极区与所述第一导电结构耦合。绝缘材料邻近于所述支柱的侧壁表面。所述绝缘材料包含ZrO
- 半导体结构及其制造方法、晶体管及其制造方法-202111269573.0
- 沈宇桐 - 长鑫存储技术有限公司
- 2021-10-29 - 2023-05-05 - H01L29/51
- 本公开实施例公开了一种半导体结构及其制造方法、晶体管及其制造方法。其中，所述半导体结构用于形成栅极氧化层，所述半导体结构包括：金属氧化物层，所述金属氧化物层的材料的介电常数大于预设值，所述金属氧化物层具有相对设置的第一表面和第二表面；硅酸盐层，所述硅酸盐层覆盖所述第一表面和/或第二表面，所述硅酸盐层具有与所述金属氧化物层相同的金属元素，所述硅酸盐层中硅的含量沿第一方向逐渐增加，所述第一方向由所述金属氧化物层指向远离所述金属氧化物层的方向。
- LDMOSFET器件的制造方法及LDMOSFET器件-202310061014.3
- 余山;陈燕宁;付振;刘芳;赵扬;朱松超;刘春颖;邵亚利;沈美根;鹿祥宾;李君建 - 北京智芯微电子科技有限公司;北京芯可鉴科技有限公司
- 2023-01-19 - 2023-05-05 - H01L29/51
- 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
- 空气介质场板隔离的LDMOSFET器件及制造方法-202310060867.5
- 余山;陈燕宁;付振;刘芳;赵扬;朱松超;刘春颖;邵亚利;沈美根;鹿祥宾;李君建 - 北京智芯微电子科技有限公司;北京芯可鉴科技有限公司
- 2023-01-19 - 2023-05-02 - H01L29/51
- 本发明涉及半导体领域，提供一种空气介质场板隔离的LDMOSFET器件及制造方法。LDMOSFET器件包括半导体衬底、漂移区、体区、阱区、源极、漏极以及栅极，还包括：场板以及场板隔离结构，场板隔离结构包括空气介质腔和氧化层，空气介质腔形成于漂移区内，氧化层用于封闭空气介质腔，场板形成于氧化层的表面。本发明采用封闭的空气介质腔作为场板隔离介质层，相对于采用二氧化硅场板隔离介质层，本发明的空气介质腔中的空气与漂移区的硅直接接触，彻底消除SiO₂‑Si的界面态，提高LDMOSFET器件的可靠性；并且，空气的介电常数远小于二氧化硅的介电常数，空气介质的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
- 一种具有三叠层栅介质结构的金刚石场效应晶体管-202110960834.7
- 徐跃杭;陈志豪;延波 - 电子科技大学
- 2021-08-20 - 2023-04-14 - H01L29/51
- 本发明提供一种具有三叠层栅介质结构的金刚石场效应晶体管，属于金刚石场效应晶体管技术领域。该场效应晶体管创新性地采用底部低陷阱密度介质层、中部高功函数氧化物介质层和顶部介质层的三叠层栅介质结构，能够有效降低栅介质导致的陷阱效应，稳定地提高空穴载流子浓度和输出电流密度，同时具有较好的耐压特性，并且能有效防止高功函数氧化物直接接触空气和大电流直接流经高功函数氧化物而导致的器件失效。
- 一种具有功能可重构的神经形态晶体管及其制备方法-202211271159.8
- 殷华湘;田国良;许高博;吴振华 - 中国科学院微电子研究所
- 2022-10-17 - 2023-04-07 - H01L29/51
- 本发明涉及一种具有功能可重构的神经形态晶体管及其制备方法。一种具有功能可重构的神经形态晶体管，其包括由下至上依次堆叠的：衬底、介质隔离层、第一栅层、第一介质层、沟道层、第二介质层、第二栅层；并且所述第一介质层和所述第二介质层中的其中一个为铁电介质层，另一个为反铁电介质层；所述沟道层的两端分别设有源极层和漏极层。本发明解决了现有神经形态晶体管功能单一的问题，能够利用双栅结构分别控制对沟道电导的调制，可以在单个晶体管内实现脉冲神经元和神经突触功能。
- 包括铁电薄膜结构的电子器件-202210916857.2
- 许镇盛;李润姓;李香淑;赵常玹;南胜杰;文泰欢;裵鹤烈;李银河;李准浩 - 三星电子株式会社
- 2022-08-01 - 2023-04-07 - H01L29/51
- 本发明公开了一种电子器件，该电子器件包括：衬底，包括源极、漏极以及在源极和漏极之间的沟道；栅电极，布置在衬底上方并面向沟道，栅电极在第一方向上与沟道隔开；以及在沟道和栅电极之间的铁电薄膜结构，该铁电薄膜结构包括在第一方向上从沟道起顺序布置的第一铁电层、包括电介质材料的结晶阻挡层、和第二铁电层。第一铁电层的晶粒的尺寸的平均值可以小于或等于第二铁电层的晶粒的尺寸的平均值，并且由于小的晶粒，可以改善性能的离散。
- 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法-202010941513.8
- 廖敏;戴思维;郇延伟;刘晨;曾斌建;周益春 - 湘潭大学
- 2020-09-09 - 2023-04-07 - H01L29/51
- 本发明申请公开一种氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法。氧化铪基铁电薄膜包括多个纳米铁电畴，和包围在每个纳米铁电畴周围的相结构，以使得多个纳米铁电畴之间呈弥散分布，形成多相共存结构；相结构为顺电相、非铁电相和反铁电相。基于本发明实施例，本发明的氧化铪基铁电薄膜为多相共存结构，其呈弥散布置的多个数量的纳米铁电畴有利于降低氧化铪基铁电薄膜的极化翻转势垒，从而减小了其矫顽场电压。另一方面，基于本发明实施例的氧化铪基铁电薄膜，仅需一个稍小的外加驱动电压就能达到相对大的剩余极化值，可以减小器件工作电压，避免氧化铪基铁电薄膜在高循环电场中过早的出现硬击穿现象，有效地提高氧化铪基铁电薄膜的抗疲劳性能。
- 半导体器件及其制造方法-202210994858.9
- 赖德洋;陈学儒;林宗达;徐志安 - 台湾积体电路制造股份有限公司
- 2022-08-18 - 2023-04-04 - H01L29/51
- 在实施例中，半导体器件包括设置在衬底上方的第一器件区域中的第一沟道区域；设置在第一沟道区域上方的第一栅极介电层；以及设置在第一栅极介电层上方的栅电极。第一栅极介电层包括第一偶极子掺杂剂和第二偶极子掺杂剂。第一偶极子掺杂剂沿着第一栅极介电层的厚度方向具有第一浓度峰，并且第二偶极子掺杂剂沿着第一栅极介电层的厚度方向具有第二浓度峰。第二浓度峰位于第一浓度峰和第一栅极介电层的上表面之间。第二浓度峰偏离第一栅极介电层的上表面。本发明的实施例还提供了制造半导体器件的方法。
- 铁电材料和包括该铁电材料的电子器件-202211129909.8
- 崔悳铉;许镇盛;李润姓 - 三星电子株式会社
- 2022-09-16 - 2023-03-21 - H01L29/51
- 提供了一种铁电材料和包括该铁电材料的电子器件，该铁电材料包括：第一畴，包括在第一方向上极化的第一极化层和与第一极化层相邻设置的第一间隔物层；第二畴，包括在不同于第一方向的第二方向上极化的第二极化层和与第二极化层相邻设置的第二间隔物层；以及结构层，设置在第一畴与第二畴之间的畴壁上，并属于/具有根据Pbcn空间群排列的原子。
- 半导体器件及包括该半导体器件的电子装置-202211134088.7
- 南胜杰;李泫宰;崔悳铉;许镇盛 - 三星电子株式会社
- 2022-09-16 - 2023-03-21 - H01L29/51
- 一种半导体器件，包括：第一源极/漏极区；第二源极/漏极区；在第一源极/漏极区与第二源极/漏极区之间的沟道；在沟道上的界面绝缘层；在界面绝缘层上的铁电层；以及在铁电层上的栅电极，其中，当界面绝缘层的介电常数的数值为K并且铁电层的剩余极化的数值为Pr时，界面绝缘层的材料和铁电层的材料被选择为使得K/Pr为1或更大。
- 专利分类
