专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果213个,建议您升级VIP下载更多相关专利
  • [发明专利]一种高介电常数的纳米叠层介电薄膜及其制备方法-CN202311181156.X在审
  • 林全;王锋;苏子生;潘淼 - 泉州师范学院
  • 2023-09-14 - 2023-10-27 - H01L29/51
  • 本发明公开了一种高介电常数的纳米叠层介电薄膜及其制备方法,属于介电薄膜材料技术领域。本发明纳米叠层介电薄膜其结构包括自下而上设置的硅基底、底电极保护层和过渡金属硫族化合物纳米叠层以及顶电极,硅基底与底电极保护层之间设置有底电极,过渡金属硫族化合物纳米叠层设置在底电极保护层的上方,过渡金属硫族化合物纳米叠层与顶电极之间设置有顶电极保护层;该过渡金属硫族化合物纳米叠层由两种或者三种过渡金属硫族化合物堆叠而成;顶电极保护层和底电极保护层的材料均采用硅铝混合物薄膜,过渡金属硫族化合物纳米叠层材料采用原子层淀积方法制备。本发明提供的介电薄膜具有尺寸小、介电常数高等优点。
  • 一种介电常数纳米叠层介电薄膜及其制备方法
  • [发明专利]半导体结构及其形成方法-CN202210306382.5在审
  • 罗清;晏陶燕 - 长鑫存储技术有限公司
  • 2022-03-25 - 2023-10-03 - H01L29/51
  • 本公开实施例涉及半导体技术领域,提供一种半导体结构及其形成方法,形成方法包括:提供基底;对部分所述基底进行第一氧化处理,形成第一介质层;对所述第一介质层正下方的部分所述基底进行第二氧化处理,以形成第二介质层,所述第一介质层和所述第二介质层构成位于所述基底上方的介质层;其中,所述第一氧化处理对所述基底材料的氧化速率小于所述第二氧化处理对所述基底材料的氧化速率。本公开实施例至少有利于提高介质层厚度的可控性以及提高介质层的质量。
  • 半导体结构及其形成方法
  • [发明专利]一种双栅ITZO薄膜晶体管及其制备方法-CN202310250147.5在审
  • 杨冠华;吴子竞;陈楷飞;刘孟淦;卢文栋;廖福锡;卢年端;李泠 - 中国科学院微电子研究所
  • 2023-03-13 - 2023-09-22 - H01L29/51
  • 本发明涉及一种双栅ITZO薄膜晶体管及其制备方法,属于微电子技术领域,解决了现有技术薄膜晶体管的高迁移率和高稳定性难以同时满足的问题。所述的晶体管自下而上包括依次叠加设置的背栅、背栅介质层、a‑ITZO层、顶栅介质层和顶栅;所述的a‑ITZO层的左端的上表面与顶栅介质层之间设置有源极层,所述的a‑ITZO层的右端的上表面与顶栅介质层之间设置有漏极层;所述的背栅介质层和顶栅介质层的材质均为氧化铝。本发明的背栅介质层和顶栅介质层材质均采用氧化铝,在上下两个栅极同时施加栅压的时候,载流子倾向于在沟道中部运动,更少受到背栅介质层和顶栅介质层两个界面对器件性能的影响,从而实现更好的稳定性和更高的迁移率。
  • 一种itzo薄膜晶体管及其制备方法
  • [发明专利]半导体器件-CN202310058320.1在审
  • 佃荣次;河合彻;天羽生淳 - 瑞萨电子株式会社
  • 2023-01-19 - 2023-09-19 - H01L29/51
  • 本公开涉及一种半导体器件。半导体器件被设置有包括半导体衬底、铁电层和半导体层的SOI衬底,并且具有在其中形成第一MISFET的第一区域。第一MISFET包括:在第一区域中的半导体衬底;在第一区域中的铁电层;在第一区域中的半导体层;第一栅极绝缘膜,被形成在第一区域中的半导体层上;第一栅极电极,被形成在第一栅极绝缘膜上;第一源极区,位于第一栅极电极的一侧并且被形成在第一区域中的半导体层中;以及第一漏极区,位于第一栅极电极的另一侧并且被形成在第一区域中的半导体层中。
  • 半导体器件
  • [发明专利]栅极电介质层、结构、半导体器件及其制备方法-CN202310749161.X在审
  • 殷华湘;章帆;张兆浩;钟琨 - 中国科学院微电子研究所
  • 2023-06-21 - 2023-09-12 - H01L29/51
  • 本申请属于半导体器件技术领域,具体涉及一种栅极电介质层、结构、半导体器件及其制备方法。本申请中描述的栅极电介质层包含界面层,设于界面层至少一侧表面的铁电栅介质层,且铁电栅介质层具备超晶格结构,该栅极电介质层还包含籽晶层,其中,籽晶层位于界面层与铁电栅介质层之间以调控铁电栅介质层的超晶格结构的结晶过程。具体的,籽晶层的存在,能调控铁电栅介质层的结晶生长,进一步形成具备优良铁电特性的介质层,该具备优良铁电特性的介质层能够优化电学性能,比如减小EOT,进一步降低栅漏电流,同时又不影响电子迁移率,最终实现降低器件功耗,提高器件可靠性的技术效果。
  • 栅极电介质结构半导体器件及其制备方法
  • [发明专利]半导体器件-CN202310134747.5在审
  • 河大元;李炅奂 - 三星电子株式会社
  • 2023-02-17 - 2023-08-29 - H01L29/51
  • 一种半导体器件包括:衬底,包括在第一方向上延伸的有源区;衬底上的栅电极,在第二方向上延伸;以及有源区上的多个沟道层。多个沟道层在垂直于衬底的上表面的第三方向上彼此间隔开。该器件包括在多个沟道层和栅电极之间的多个介电层,多个介电层包括铁电材料或反铁电材料中的至少一种,并且多个介电层中的每个介电层具有不同的矫顽电压。该器件包括在有源区凹陷的凹陷区中的源/漏区,源/漏区在栅电极的两侧上,并且源/漏区与多个沟道层接触。
  • 半导体器件
  • [发明专利]芯片和终端-CN202180041697.5在审
  • 谭万良;李宇星;蔡佳林;吕杭炳;许俊豪 - 华为技术有限公司
  • 2021-12-24 - 2023-08-25 - H01L29/51
  • 本申请实施例提供了一种芯片和终端,涉及芯片技术领域,尤其涉及一种芯片和终端,可以调节第一电极、铁电功能层和第二电极的电学对称性和开关电流比。该芯片包括依次层叠设置的第一电极、第一铁电功能层、第二铁电功能层和第二电极;第一铁电功能层和第二铁电功能层均包括铁电氧化层,第一铁电功能层和/或第二铁电功能层还包括掺杂层,掺杂层的电负性与铁电氧化层的电负性不同;第一铁电功能层中的掺杂层的掺杂浓度,与第二铁电功能层中的掺杂层的掺杂浓度不同。
  • 芯片终端
  • [发明专利]半导体器件及其制造方法-CN201811364991.6有效
  • 井上真雄 - 瑞萨电子株式会社
  • 2018-11-14 - 2023-08-22 - H01L29/51
  • 本公开的实施例涉及半导体器件及其制造方法。改善了存储器元件的半导体器件的性能。在半导体衬底之上,经由用于存储器元件的栅极绝缘膜的整个绝缘膜形成用于存储器元件的栅电极。整个绝缘膜具有第一绝缘膜、在第一绝缘膜之上的第二绝缘膜、在第二绝缘膜之上的第三绝缘膜、在第三绝缘膜之上的第四绝缘膜和在第四绝缘膜之上的第五绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个绝缘膜的带隙大于第二绝缘膜的带隙。第三绝缘膜是包括包含金属元素和氧的高介电常数材料的多晶膜。第五绝缘膜是包括与用于第三绝缘膜的材料相同的材料的多晶膜。第四绝缘膜包括与用于第三绝缘膜的材料不同的材料。
  • 半导体器件及其制造方法
  • [发明专利]半导体器件和制造半导体器件的方法-CN202210829807.0在审
  • 李欣怡;张文;徐志安 - 台湾积体电路制造股份有限公司
  • 2022-07-15 - 2023-08-15 - H01L29/51
  • 本公开涉及半导体器件和制造半导体器件的方法。半导体器件包括:半导体衬底;一组垂直堆叠的纳米结构,位于半导体衬底之上;第一源极/漏极区域;以及第二源极/漏极区域,其中,一组垂直堆叠的纳米结构沿第一截面延伸在第一源极/漏极区域和第二源极/漏极区域之间。该器件还包括:栅极结构,沿第二截面包围一组垂直堆叠的纳米结构。第二截面沿栅极结构的纵轴线。栅极结构包括:栅极电介质,包围一组垂直堆叠的纳米结构中的每个纳米结构;第一金属碳化物层,位于栅极电介质之上;以及栅极填充材料,位于第一金属碳化物层之上。第一金属碳化物层包括Ce、Hf、V、Nb、Sc、Y或Mo。
  • 半导体器件制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top