专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果149个,建议您升级VIP下载更多相关专利
  • [发明专利]一种铁电存储器的控制方法以及相关装置-CN202210333051.0在审
  • 刘晓真;卜思童;方亦陈;谭万良;吕杭炳;许俊豪 - 华为技术有限公司
  • 2022-03-31 - 2023-10-24 - G11C11/4074
  • 本申请实施例提供了一种铁电存储器的控制方法以及相关装置,用于使得铁电存储器在写入与读取操作过程中稳定的进入铁电器件的部分翻转,从而提升铁电器件的耐久性能,同时可以有效地平衡铁电材料的正负应力平衡,从而减轻印迹效应。其具体操作如下:该铁电存储器的控制装置在写入操作的第一时间段内,将预充线的电压设置为第一电压并将浮栅的电压预充至第二电压,其中,该第一电压大于该第二电压,该第一电压减去该第二电压的差值用于导通该预充线上的晶体管;在该写入操作的第二时间段内,将该预充线的电压设置为0,并设置选中字线的电压为第三电压,该第三电压与该第二电压用于写入待写入数据。
  • 一种存储器控制方法以及相关装置
  • [发明专利]铁电存储器-CN202210373356.4在审
  • 徐亮;卜思童;方亦陈;刘晓真;许俊豪 - 华为技术有限公司
  • 2022-04-11 - 2023-10-24 - G11C11/22
  • 本申请实施例提供了一种铁电存储器,该铁电存储器中的第一存储单元包括晶体管和多个电容,多个电容的第一极板与晶体管的漏极连接,多个电容的第二极板分别对应连接至多条板线,多个电容均为铁电薄膜电容;读写控制器,响应于接收到从多个电容中的第一电容读取数据,在第一时段控制晶体管导通、向第二位线和与晶体管连接的第一位线提供第一信号,向与第一电容连接的第一板线提供第二信号;在第二时段控制晶体管关断、向第一位线和第二位线提供第三信号,向第一板线提供第四信号;在第三时段控制晶体管导通;在第四时段控制放大器使能。该铁电存储器,可以在提高铁电存储器的存储密度的情况下、简化铁电存储器的数据读取的设计。
  • 存储器
  • [发明专利]一种铁电存储阵列、铁电存储器以及其操作方法-CN202210355106.8在审
  • 贾秀峰;李昊;张敏;张恒;许俊豪 - 华为技术有限公司
  • 2022-03-31 - 2023-10-24 - G11C11/4074
  • 本申请提供了一种铁电存储阵列、铁电存储器以及其操作方法,用于减少SL数量,从而节省了版图面积和LBL上的寄生电容。该铁电存储阵列包括1T1C结构和gain cell;gain cell包括第一晶体管、第二晶体管和第三晶体管,1T1C结构包括第四晶体管和第一电容;第四晶体管的栅极与字线相连,其源漏极的第一端与第一电容的第一端相连,另一端通过区域位线与第三晶体管的栅极以及第一晶体管的源漏极的第三端相连,第一电容的第二端与板线相连;第一晶体管和第二晶体管的栅级与控制线相连,第一晶体管的源漏极的第四端和第二晶体管的源漏极的第五端通过全局位线相连,第二晶体管的源漏极的第六端与第三晶体管的源漏极的第七端相连,第三晶体管的源漏极的第八端与源线相连。
  • 一种存储阵列存储器及其操作方法
  • [发明专利]一种存储单元、制备方法、存储器及电子设备-CN202280003615.2在审
  • 韩秋华;宋伟基;许俊豪 - 华为技术有限公司
  • 2022-02-07 - 2023-10-17 - H01L27/10
  • 一种存储单元、制备方法、存储器及电子设备,用以降低存储单元的制备难度。其中,存储单元包括孔、环绕孔的堆叠结构、设置于孔内的第二金属层、设置于孔内且环绕第二金属层的隔离层、以及至少部分环绕隔离层的存储膜层,堆叠结构中包括交替堆叠的至少一层介质层和至少一层第一金属层,且每层第一金属层沿着孔的孔径的方向相对于相邻的介质层凹陷,存储膜层相背于隔离层的一侧接触堆叠结构中的第一金属层。通过使存储膜层至少填充在第一金属层相对于相邻的介质层的凹陷内,在底部刻蚀存储膜层的过程中,即使孔是倾斜的,也能由于凹陷的存在而保护位于凹陷内的存储膜层,该结构不需要刻蚀形成严格意义上的垂直孔,因此可降低存储单元的制备难度。
  • 一种存储单元制备方法存储器电子设备
  • [发明专利]一种肖特基二极管及功率电路-CN202210313499.6在审
  • 王嘉乐;樊宗荐;张强;侯朝昭;董耀旗;许俊豪 - 华为技术有限公司
  • 2022-03-28 - 2023-10-10 - H01L29/872
  • 本申请涉及半导体技术领域,具体涉及一种肖特基二极管及功率电路。肖特基二极管包括:第一层;与第一层接触的第二层,第一层为半导体层和金属层中的一个,第二层为半导体层和金属层中的另一个,第一层和第二层之间存在肖特基势垒;耦合至第一层的载流子提供层,用于升高第一层中第一载流子的数量在第一层中载流子的总数量中的占比;其中,第一载流子的能量低于肖特基势垒在二极管处于关断状态时的高度;当肖特基二极管从关断状态进入导通状态时,肖特基势垒的高度降低,使得第一载流子越过肖特基势垒,进入第二层;或者,肖特基势垒的宽度减少,使得第一载流子隧穿过肖特基势垒,进入第二层。该肖特基二极管可以实现关态到开态的快速切换。
  • 一种肖特基二极管功率电路
  • [发明专利]铁电存储阵列的控制器、控制方法及相关设备-CN202210304392.5在审
  • 李昊;贾秀峰;张敏;杨喜超;张恒;吕杭炳;许俊豪 - 华为技术有限公司
  • 2022-03-26 - 2023-10-10 - G11C11/22
  • 本申请提供了一种铁电存储阵列的控制器、控制方法及相关设备,该控制器用于控制铁电存储阵列,铁电存储阵列包括阵列部署的多个铁电存储单元;控制器用于在向目标行中各所述存储单元连接的第一WL输入全选导通电平且向各所述存储单元连接的PL输入的传输电平小于0时,将第一数据写入目标行中各所述存储单元;控制器还用于在向目标行中各所述存储单元连接的WL输入片选导通电平时,向目标行中各所述存储单元连接的BL和PL输入传输电平,将第二数据写入目标存储单元。采用本申请,可在传输电平较低时向存储单元写入数据,并防止控制器向目标存储单元写入数据时对非目标存储单元存储的数据产生干扰,提高数据存储的存储密度。
  • 存储阵列控制器控制方法相关设备
  • [发明专利]半导体器件-CN202180093116.2在审
  • 吴颖;侯朝昭;许俊豪 - 华为技术有限公司
  • 2021-05-31 - 2023-10-10 - H01L27/088
  • 本公开涉及一种半导体器件及其制造方法。半导体器件包括场效应晶体管。该场效应晶体管包括栅极、漏极、源极和氧化物半导体沟道。源极和漏极分别位于氧化物半导体沟道的两端。漏极和源极分别与氧化物半导体沟道的多个表面相接触以增大源极和漏极与氧化物半导体沟道的接触面积,从而降低接触电阻。由于半导体器件的接触电阻被降低,因此在相同电压下的电流被增加,从而提升了场效应晶体管的电流驱动能力以及响应速度。
  • 半导体器件
  • [发明专利]一种铁电材料、铁电存储单元、存储器及电子设备-CN202210284945.5在审
  • 谭万良;李宇星;陈明凤;许俊豪 - 华为技术有限公司
  • 2022-03-22 - 2023-10-03 - H10B53/30
  • 本申请公开了一种铁电材料、铁电存储单元、存储器及电子设备,其中,该铁电存储单元包括相对设置的第一电极和第二电极,以及位于第一电极和第二电极之间的铁电层,铁电层包括层叠设置的HfO2基铁电材料层和具有层状结构的氧化物材料层。从而利用氧化物材料的层状结构使氧化物材料层的晶格间距变大,使氧离子更加容易在材料中移动,从而氧离子更容易进入HfO2基铁电材料中,这样不仅可以在铁电存储单元初始状态下降低界面氧空位对铁电畴的钉扎作用、降低唤醒效应;在极化翻转过程中,氧空位在迁移过程中更容易转移到层状结构中而不会在HfO2基铁电材料中反复迁移造成疲劳甚至形成导电通路使整个器件击穿。
  • 一种材料存储单元存储器电子设备
  • [发明专利]一种冷源晶体管、其制作方法及集成电路-CN202210286284.X在审
  • 侯朝昭;张强;李伟;许俊豪 - 华为技术有限公司
  • 2022-03-22 - 2023-09-29 - H01L29/06
  • 本申请提供一种冷源晶体管、其制作方法及集成电路,包括:半导体衬底、源极、漏极以及栅极;半导体衬底具有源区、漏区及位于源区与漏区之间的沟道区,源极耦合于源区,漏极耦合于漏区,栅极设置于沟道区上;沟道区包括第一掺杂区及沟道,第一掺杂区在源区一侧,沟道在漏区一侧;源区包括第二掺杂区及导体区,导体区设置在第一掺杂区和第二掺杂区之间;漏区包括第三掺杂区;第一与第三掺杂区属同一掺杂类型,第二与第三掺杂区属不同的掺杂类型。本申请的冷源晶体管其栅极设置在沟道区上,当冷载流子越过肖特基势垒,从第一掺杂区进入沟道时,使得冷载流子不再受到被外部重新热化,因此可以降低由热化的冷载流子造成的漏电,从而降低亚阈值摆幅。
  • 一种晶体管制作方法集成电路
  • [发明专利]读写电路、读写方法以及铁电存储器-CN202210243375.5在审
  • 徐亮;卜思童;方亦陈;刘晓真;许俊豪 - 华为技术有限公司
  • 2022-03-11 - 2023-09-19 - G11C16/04
  • 本申请涉及数据存储技术领域,具体涉及一种读写电路、读写方法以及铁电存储器。该读写电路包括:灵敏放大器,耦合至第一铁电存储单元的第一位线和第一参考位线;连接灵敏放大器的第一电压切换电路,用于向灵敏放大器输出第一电压或者第二电压;连接灵敏放大器的第二电压切换电路,用于向灵敏放大器输出第三电压或者第四电压;其中,第一电压>第二电压>第三电压>第四电压。其中,当第一位线上的电压高于第一参考位线上的电压时,灵敏放大器用于向第一位线输出第一电压或者第二电压,向第一参考位线输出第三电压或者第四电压。该读写电路可以降低铁电存储器的功耗及成本。
  • 读写电路方法以及存储器
  • [发明专利]场效应晶体管及其制备方法、终端设备-CN202210236078.8在审
  • 张强;侯朝昭;李伟;王嘉乐;许俊豪 - 华为技术有限公司
  • 2022-03-11 - 2023-09-19 - H01L29/08
  • 本申请提供了一种场效应晶体管及其制备方法、终端设备。该场效应晶体管包括衬底结构、源极、漏极及栅极。其中,衬底结构具有源区、漏区以及位于源区和漏区之间的沟道区,源区包括能够提供冷载流子的三维材料。源极耦合于源区,漏极耦合于漏区,栅极设置于沟道区上。源区与沟道区的材质不同,且源区与沟道区之间具有肖特基势接触。该场效应晶体管能够降低源端掺杂扩散,通过不同的源区材料选择,更好地维持冷载流子在晶体管打开时进入沟道区。从而在达到超低亚阈值摆幅的同时,具有较高的开态电流,且能够与大多数硅基衬底匹配,具备大规模应用的优势。
  • 场效应晶体管及其制备方法终端设备
  • [发明专利]一种幕墙后置埋件结构及其施工方法-CN202311026067.8在审
  • 张鑫;毛进;熊伦;许俊豪;高先万 - 中建科工集团有限公司
  • 2023-08-15 - 2023-09-19 - E04B1/41
  • 本发明公开了一种幕墙后置埋件结构及其施工方法,其中幕墙后置埋件结构应用于混凝土挑台,其包括四个通孔,通孔沿高度方向贯穿混凝土挑台形成;每个通孔内均活动穿设有螺杆,螺杆的上下两端分别延伸至混凝土挑台外,且分别旋接有上螺母和下螺母;上螺母和混凝土挑台的上端面之间设有上锚板,上锚板上对应螺杆的位置沿高度方向贯穿形成有第一穿孔;下螺母和混凝土挑台的下端面之间设有下锚板,下锚板上对应螺杆的位置沿高度方向贯穿形成有第二穿孔;上锚板和下锚板之间固定连接有侧锚板,侧锚板平行于高度方向布置,且用于抵接混凝土挑台的外侧壁。本发明能够减少后置锚栓的数量,节约成本,且能避免后置锚栓布置集中导致后置锚栓存在冲突的问题。
  • 一种幕墙后置结构及其施工方法
  • [发明专利]一种晶体管、半导体集成电路-CN202280006653.3在审
  • 王学雯;李泠霏;吴颖;许俊豪 - 华为技术有限公司
  • 2022-01-12 - 2023-09-15 - H01L29/78
  • 本申请实施例提供一种晶体管、包含该晶体管的半导体集成电路。涉及半导体技术领域。主要目的是为了提供一种可以实现低能耗、小尺寸的晶体管结构。该晶体管包括:源极、漏极和沟道,以及栅极,并且,由半导体材料形成的沟道设置在源极和漏极之间,栅极堆叠在沟道的至少部分表面上,也就是说,这里的晶体管属于一种三端子半导体器件。除此之外,该晶体管还包括应力层和用于给应力层施加电压的应力栅极,且源极和漏极的至少部分表面上堆叠有应力层,应力控制栅层堆叠在应力层上。
  • 一种晶体管半导体集成电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top