“卢年端”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果113个，建议您升级VIP下载更多相关专利

[实用新型]DRAM存储单元电路及DRAM存储器-CN202320371816.X有效
发明人：汪令飞;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-10-03 - 主分类号： G11C11/408 文献下载
摘要：本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
dram 存储单元电路存储器

[实用新型]SRAM存储单元电路及SRAM存储器-CN202320410918.8有效
发明人：汪令飞;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-10-03 - 主分类号： G11C11/418 文献下载
摘要：本申请实施例提供了一种SRAM存储单元电路及SRAM存储器，包括第一晶体管，第一晶体管的源极接地，第二晶体管，第二晶体管的源极接地，第三晶体管，第三晶体管的源极与第一晶体管的漏极电连接，第三晶体管的源极与第二晶体管的栅极电连接，第四晶体管，第四晶体管的源极与第二晶体管的漏极电连接，第四晶体管的源极与第一晶体管的栅极电连接，分压单元，包括电阻，第一输出端和第二输出端，第一输出端与第二晶体管的栅极电连接，第二输出端与第一晶体管的栅极电连接，电阻用于上拉电平和分压。通过设置电阻构成的分压单元代替传统负载型SRAM存储单元中的P型晶体管，降低了SRAM存储单元的制作成本，并且为SRAM存储单元在垂直方向的扩展提供了可能性。
sram 存储单元电路存储器

[发明专利]一种双栅ITZO薄膜晶体管及其制备方法-CN202310250147.5在审
发明人：杨冠华;吴子竞;陈楷飞;刘孟淦;卢文栋;廖福锡;卢年端;李泠 -专利权人：中国科学院微电子研究所
申请日： 2023-03-13 - 公布日： 2023-09-22 - 主分类号： H01L29/51 文献下载
摘要：本发明涉及一种双栅ITZO薄膜晶体管及其制备方法，属于微电子技术领域，解决了现有技术薄膜晶体管的高迁移率和高稳定性难以同时满足的问题。所述的晶体管自下而上包括依次叠加设置的背栅、背栅介质层、a‑ITZO层、顶栅介质层和顶栅；所述的a‑ITZO层的左端的上表面与顶栅介质层之间设置有源极层，所述的a‑ITZO层的右端的上表面与顶栅介质层之间设置有漏极层；所述的背栅介质层和顶栅介质层的材质均为氧化铝。本发明的背栅介质层和顶栅介质层材质均采用氧化铝，在上下两个栅极同时施加栅压的时候，载流子倾向于在沟道中部运动，更少受到背栅介质层和顶栅介质层两个界面对器件性能的影响，从而实现更好的稳定性和更高的迁移率。
一种 itzo 薄膜晶体管及其制备方法

[发明专利]适用于柔性衬底的传感单元及其制备方法、多点传感阵列-CN202310628971.X在审
发明人：李伟伟;耿玓;卢年端;李泠 -专利权人：中国科学院微电子研究所
申请日： 2023-05-30 - 公布日： 2023-09-01 - 主分类号： G01L1/18 文献下载
摘要：本发明公开了适用于柔性衬底的传感单元及其制备方法、多点传感阵列，涉及触感传感器技术领域，以提供一种在传感矩阵的像素内实现像素内信号的放大并降低像素之间的信号串扰的技术方案，包括纳米线结构，第一双栅晶体管和第二双栅晶体管；纳米线结构的第一端与偏置电压提供端电连接，纳米线结构的第二端与第一双栅晶体管的源极和第一栅极电连接，第一双栅晶体管的第二栅极与第一控制端电连接，第一双栅晶体管的漏极接地；第二双栅晶体管的源极与偏置电压电连接，第二双栅晶体管的第一栅极连接于纳米线结构的第二端和第一双栅晶体管的源极之间，第二双栅晶体管的第二栅极与第二控制端电连接，第二双栅晶体管的漏极用于向外部提供输出信号。
适用于柔性衬底传感单元及其制备方法多点阵列

[发明专利]一种具有漏栅互联结构的IGZO晶体管及其制备方法-CN202310274252.2在审
发明人：杨冠华;刘孟淦;陈楷飞;卢文栋;廖福锡;吴子竞;卢年端;李泠 -专利权人：中国科学院微电子研究所
申请日： 2023-03-17 - 公布日： 2023-08-22 - 主分类号： H01L29/417 文献下载
摘要：本发明涉及半导体技术领域，尤其涉及一种具有漏栅互联结构的IGZO晶体管及其制备方法；晶体管包括：背栅、背栅介质层、a‑IGZO沟道层、顶栅介质层、源极及漏极源极、漏极与顶栅介质层的侧面、a‑IGZO沟道层的侧面连接，源极、漏极与背栅介质层顶部连接，漏极与顶栅介质层顶部连接，源极与顶栅介质层顶部不连接。本发明解决了IGZO晶体管源漏极容易接触短路、IGZO沟道区狭窄导致的电子迁移率低、开态电流小的问题，同时较现有技术同等条件下具有更大的电子迁移率，同时具有更大的漏极电场，有助于降低接触势垒，进一步增强IGZO晶体管电子注入能力。
一种具有漏栅互联结 igzo 晶体管及其制备方法

[发明专利]一种肖特基薄膜晶体管及其制备方法、应用-CN202310270954.3在审
发明人：杨冠华;刘孟淦;陈楷飞;卢文栋;廖福锡;吴子竞;卢年端;李泠 -专利权人：中国科学院微电子研究所
申请日： 2023-03-17 - 公布日： 2023-08-11 - 主分类号： H01L29/786 文献下载
摘要：本发明涉及一种肖特基薄膜晶体管及其制备方法、应用。一种肖特基薄膜晶体管，其包括衬底；所述衬底上表面设置依次层叠的背栅层、背栅介质层和沟道层；所述沟道层上表面左右两侧分别设置源极层和漏极层，并且在所述源极层和所述漏极层之间由顶栅介质层分隔开，且所述顶栅介质层覆盖所述沟道层的上表面；所述源极层还覆盖所述顶栅介质层的部分表面。本发明解决了高本征增益和低功耗不能兼顾的问题。
一种肖特基薄膜晶体管及其制备方法应用

[发明专利]一种对检测到的信号进行处理的方法及电路-CN202010656891.1有效
发明人： 卢年端;李泠;吴全潭;王嘉玮;耿玓;刘明 -专利权人：中国科学院微电子研究所
申请日： 2020-07-09 - 公布日： 2023-08-11 - 主分类号： G11C11/56 文献下载
摘要：本发明涉及一种对检测到的信号进行处理的方法及电路，该电路包括：阻变存储器、负载电阻、电容器、外加电源，阻变存储器与电容器并联，阻变存储器与负载电阻串联，该外加电源施加外加电压于阻变存储器和负载电阻串联形成的电路两端，将检测到的信号作为外加电压，经过该电路的处理后，输出振荡信号，在该外加电压超出第一阈值电压时，该阻变存储器从高阻态转变为低阻态，且电容器开始放电；外加电压降至第二阈值电压以下时，阻态存储器从低阻态转变为高阻态，且该电容器开始放电；基于该电容器的充电时长、放电时长、以及经过充电和放电得到的振荡频率，获得振荡信号的波形，进而用于模拟神经元系统中对采集到的信号进行处理的过程。
一种检测信号进行处理方法电路

[发明专利]一种薄膜晶体管的制备方法及薄膜晶体管-CN202310215729.X在审
发明人：杨冠华;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-07-14 - 主分类号： H01L21/336 文献下载
摘要：本申请实施例提供了一种薄膜晶体管的制备方法及薄膜晶体管，涉及半导体器件技术领域，以解决目前的薄膜晶体管的制备方法会在设置源极和漏极的过程中对有源层造成损害和污染，导致有源层表面的粗糙度提高，进而会导致载流子受到有源层表面的粗糙度的影响，载流子迁移率降低的问题。该薄膜晶体管的制备方法包括：在衬底的一侧设置有源层；在所述有源层远离所述衬底的一侧设置保护层；依次刻蚀所述保护层和所述有源层，得到第一保护层结构和有源层结构，其中，所述第一保护层结构在所述衬底层上的正投影覆盖所述有源层结构在所述衬底层上的正投影。
一种薄膜晶体管制备方法

[发明专利]DRAM存储单元电路及DRAM存储器-CN202310179260.9在审
发明人：汪令飞;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-06-30 - 主分类号： G11C11/408 文献下载
摘要：本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，包括第一晶体管，第一晶体管的源极接地，栅极寄生电容用于存储数据；第二晶体管，第二晶体管的源极接地，栅极寄生电容用于存储数据；第三晶体管，第三晶体管的漏极与第一位线电连接，源极与第一晶体管的漏极、第二晶体管的栅极电连接，栅极与字线电连接；第四晶体管，第四晶体管的漏极与第二位线电连接，源极与第二晶体管的漏极、第一晶体管的栅极电连接，栅极与字线电连接。设置第一晶体管和第二晶体管的锁存结构，提高了栅极对源漏通道的控制力，减少了晶体管在截止状态下的电荷漏失，降低了DRAM存储器刷新频率，从而具备更低的功耗。
dram 存储单元电路存储器

[发明专利]一种模具、纳米线、制备方法及晶体管-CN202310173451.4在审
发明人： 卢年端;耿玓;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-06-23 - 主分类号： C23C14/34 文献下载
摘要：本申请实施例提供了一种模具、纳米线、制备方法及晶体管，涉及半导体器件技术领域，以解决目前纳米线制备方法的无法适用于所有材料，具有一定的局限性，存在制备过程复杂，制备难度较高，制备方法通用性较差的问题。所述模具包括：模具本体，所述模具本体包括至少一个条状的凹槽；其中，在垂直于所述凹槽长度延伸方向上的所述凹槽的内径小于或等于100纳米。通过上述凹槽可以制备横向尺寸为纳米级的条状物体，可以通过同一个模具多次制备同种规格的条状物体，通过改变凹槽沿凹槽长度延伸方向上的截面形状和/或垂直于凹槽长度延伸方向上的截面形状，改变凹槽的制备规格，从而可以提高模具的实用性，降低物体的制备难度，提高物体的制备速率。
一种模具纳米制备方法晶体管

[发明专利]DRAM存储单元电路及DRAM存储器-CN202310194312.X在审
发明人：汪令飞;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-24 - 公布日： 2023-06-23 - 主分类号： G11C11/4096 文献下载
摘要：本申请实施例提供了一种DRAM存储单元电路及DRAM存储器，通过设置读取控制组件和存储组件，存储组件包括第一晶体管，该第一晶体管的栅极用于存储由与上述读取控制组件相连的读取写入位线的输入的数据，通过不利用独立电容存储数据的设计方法，相比传统的存储电路单元具有更高的集成密度，极大节省传统技术中独立电容所带来的面积消耗，上述第一晶体管的漏极与上述读取控制组件电连接，在上述DRAM存储单元读取数据的情况下，通过上述读取控制组件的设置隔离了因上述读取存入位线电平变化产生的电势差，避免了使上述第一晶体管的栅极产生电势差，阻止了栅极内存储数据的因电势差产生的流失，从而提供了更好的电荷隔离效果。
dram 存储单元电路存储器

[发明专利]一种图像采集装置、方法及相关设备-CN202310258179.X在审
发明人：王伟;卢年端;王桂磊;赵超;李泠 -专利权人：中国科学院微电子研究所
申请日： 2023-03-16 - 公布日： 2023-06-23 - 主分类号： H04N23/50 文献下载
摘要：本申请实施例提供了一种图像采集装置、方法及相关设备，涉及图像采集技术领域，以解决目前的无镜头成像技术的图像还原精度较差，通过提高感光器件中感光器件的阵列密度会导致感光器件的表面积增大，制造成本提高，且对于小体积的目标物体的色彩敏感度的增强效果不明显，进而影响无镜头采集技术的实用性和便捷性的问题。该装置包括：至少两个感光器件层，其中，至少一个靠近目标物体的所述感光器件层用于透光，所述感光器件层包括至少一个感光器件，至少两个所述感光层层叠设置；每个所述感光器件层用于获取所述目标物体的一组图像数据。
一种图像采集装置方法相关设备

[发明专利]一种晶体管及其制备方法-CN202310185144.8在审
发明人：段新绿;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-03-01 - 公布日： 2023-06-06 - 主分类号： H01L29/10 文献下载
摘要：本申请实施例提供了一种晶体管及其制备方法，涉及半导体器件技术领域，以解决目前的晶体管在小型化过程中，通过缩短沟道长度缩小晶体管的体积会导致短沟道效应，影响晶体管的性能的问题。该晶体管包括：衬底层；第一电极，所述第一电极设置于所述衬底层的一侧；第二电极，所述第二电极设置于所述第一电极远离所述衬底层的一侧；第一绝缘层，所述第一绝缘层设置于所述第一电极和所述第二电极之间；有源层，所述有源层贯穿于所述第一绝缘层，且所述有源层与所述第一电极和所述第二电极电连接。
一种晶体管及其制备方法

[发明专利]一种晶体管-CN202310178903.8在审
发明人：王嘉玮;开媛;卢年端;王桂磊;赵超;李泠 -专利权人：北京超弦存储器研究院;中国科学院微电子研究所
申请日： 2023-02-28 - 公布日： 2023-06-02 - 主分类号： H01L29/423 文献下载
摘要：本申请实施例提供了一种晶体管，涉及半导体器件技术领域，以解决目前的晶体管中金属氧化物中的带隙结构会引起源极和漏极之间的开态电流的下降，即会造成晶体管开态电流的衰减，从而会对半导体器件的稳定性和实用性产生影响的问题。该晶体管包括：有源层；源极，所述源极与所述有源层的一端电连接；漏极，所述漏极与所述有源层的另一端电连接；第一栅极，设置于所述有源层的一侧，所述第一栅极包括至少两个电极块，至少两个所述电极块用于接入同一个栅极信号，每个所述电极块在所述有源层上的正投影相离；第二栅极，设置于所述有源层的另一侧，所述第二栅极用于接入偏置电压，所述第二栅极在所述有源层上的正投影与所述有源层交叠。
一种晶体管

[发明专利]一种短沟道双栅IGZO薄膜晶体管及其制备方法-CN202310266238.8在审
发明人：杨冠华;吴子竞;白子恒;刘孟淦;陈楷飞;卢文栋;廖福锡;卢年端;李泠 -专利权人：中国科学院微电子研究所
申请日： 2023-03-13 - 公布日： 2023-05-30 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种短沟道双栅IGZO薄膜晶体管及其制备方法，用以解决现有技术中双栅IGZO薄膜晶体管的顶接触长度大、接触电阻大的问题，所述的晶体管自下而上包括依次叠加设置的背栅、背栅介质层、a‑IGZO层、顶栅介质层和顶栅；所述的a‑IGZO层左端的上表面与顶栅介质层之间设置有源极层，所述的a‑IGZO层的右端的上表面与顶栅介质层之间设置有漏极层；所述的源极层和漏极层之间设置有沟道，所述的沟道的长度LCH为30‑36nm，漏极层和源极层的顶接触长度LC均为40‑44nm。本发明的双栅IGZO薄膜晶体管通过各层的综合作用，实现高密度集成，同时还具有优良的电学性能，所述的晶体管的开态电流≥56.3μA/μm，接触电阻≤500Ω·μm。
一种沟道 igzo 薄膜晶体管及其制备方法

1
2
3
4
5
6
7
8
下一页»
尾页
共 113 条