[发明专利]一种金属栅极结构及其制造方法有效
| 申请号： | 201811415934.6 | 申请日： | 2018-11-26 |
| 公开（公告）号： | CN109616515B | 公开（公告）日： | 2021-06-15 |
| 发明（设计）人： | 刘晓钰 | 申请（专利权）人： | 上海集成电路研发中心有限公司 |
| 主分类号： | H01L29/49 | 分类号： | H01L29/49;H01L21/28 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;张磊 |
| 地址： | 201210 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种金属栅极结构，由内向外包括：金属电极层，包围金属电极层的粘结层、第一扩散阻挡层和功函数层，设于第一扩散阻挡层以内的第二扩散阻挡层，第二扩散阻挡层为包括一金属层及设于金属层以内的一金属氧化物层的复合阻挡层结构。本发明还公开了一种金属栅极结构的制造方法，包括：通过常规的金属栅极工艺，在衬底沟槽中沉积形成功函数层；在功函数层之上，形成第一扩散阻挡层；在第一扩散阻挡层之上，沉积形成金属层；在金属层表面上形成金属氧化物层，形成第二扩散阻挡层；在第二扩散阻挡层之上，沉积形成粘结层；在粘结层之上，沉积金属电极层材料，形成金属栅极。本发明有效解决了电极金属扩散的问题。 | ||
| 搜索关键词： | 一种 金属 栅极 结构 及其 制造 方法 | ||
【主权项】：
1.一种金属栅极结构，其特征在于，由内向外包括：金属电极层，包围所述金属电极层的粘结层、第一扩散阻挡层和功函数层；还包括：设于所述第一扩散阻挡层以内的第二扩散阻挡层；其中，所述第二扩散阻挡层为包括一金属层及设于所述金属层以内的一金属氧化物层的复合阻挡层结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司，未经上海集成电路研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811415934.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体装置及其制造方法-202310727522.0
- 潘育麒;林冠玮;林群能;汪于仕;叶明熙;黄国彬 - 台湾积体电路制造股份有限公司
- 2023-06-19 - 2023-10-27 - H01L29/49
- 半导体装置包含多个鳍结构，设置于基底上方，以及功函数合金层，设置于多个鳍结构的每一者上方，多个鳍结构包含第一鳍结构及第二鳍结构，功函数合金层的第一部分中的第一元素的含量不同于功函数合金层的第二部分中的第一元素的含量，第一部分设置于第一鳍结构上方，第二部分设置于第二鳍结构上方。
- 多堆叠半导体器件-202310449600.5
- 尹承灿;白在职;曹健浩;洪炳鹤;徐康一 - 三星电子株式会社
- 2023-04-24 - 2023-10-27 - H01L29/49
- 提供了一种多堆叠半导体器件，其包括：衬底；下场效应晶体管，其中下沟道结构被包括下功函数金属层和下栅电极的下栅极结构围绕；以及上场效应晶体管，其中上沟道结构被包括上功函数金属层和上栅电极的上栅极结构围绕，其中下栅电极和上栅电极中的每个包括金属或金属化合物，以及其中下栅电极包括多晶硅(poly‑Si)或包含掺杂剂的多晶硅，上栅电极包括金属或金属化合物。
- 具有偶极膜的MOSFET栅极工程-202280013713.4
- 杨勇;斯里尼瓦斯·甘迪科塔;史蒂文·C.H·洪;曼德亚姆·斯里拉姆;杰奎琳·S·阮奇;杨逸雄 - 应用材料公司
- 2022-02-08 - 2023-10-20 - H01L29/49
- 一种在基板上的金属栅极堆叠包括：在基板上的界面层；在界面层上的高K金属氧化物层，高κ金属氧化物层包括邻接界面层的偶极区，偶极区包括铌(Nb)；在高κ金属氧化物层上的高κ金属氧化物盖层；在高κ金属氧化物盖层之上的正金属氧化物半导体(PMOS)功函数材料；及在PMOS功函数材料之上的栅极电极。通过驱使Nb基膜的Nb物种进入高K金属氧化物层以形成偶极区而形成偶极区。
- 一种二极管芯片多层金属化层的制作方法-201910817503.0
- 王光磊;袁正刚;王宏;钟俊 - 中国振华集团永光电子有限公司（国营第八七三厂）
- 2019-08-30 - 2023-08-04 - H01L29/49
- 本发明提供的一种二极管芯片多层金属化层；包括基底，所述基底上制作有二氧化硅层，所述二氧化硅层上扩散有PI层，所述二氧化硅层和PI层中心制作有金属层，所述金属层为铝钛金多金层。本发明采用铝钛金多层金属化层，克服了金属化层与芯片的硅表面及表面二氧化硅膜粘附性差、顶层金属易氧化等不足，且金属化层刻蚀过程工艺简单，不会出现刻蚀速率差异较大导致的金属化层钻蚀及翘曲等不良现象，且各层金属的热匹配性好，在后续的高温钎焊过程中不出现起皮，翘曲等异常情。
- 用于宽带隙半导体功率器件的原位掺杂的半导体栅电极的系统和方法-201780011738.X
- T·B·格尔济卡 - 通用电气公司
- 2017-01-10 - 2023-07-28 - H01L29/49
- 在一个实施例中，一种宽带隙半导体功率器件包括：宽带隙半导体衬底层；设置在所述宽带隙半导体衬底层上的外延半导体层；直接设置在所述外延半导体层的一部分上的栅极介电层；以及直接设置在所述栅极介电层上的栅电极。所述栅电极包括直接设置在所述栅极介电层上的原位掺杂的半导体层；以及直接设置在所述原位掺杂的半导体层上的含金属层。
- 包含侧壁阻障层的半导体电子器件及其制造方法-202180077444.3
- 金勋;R·G·曼利 - 康宁股份有限公司
- 2021-11-10 - 2023-07-18 - H01L29/49
- 本公开包含半导体器件，该半导体器件包括：基板，该基板包含器件表面；以及图案化金属电极，该图案化金属电极设置在该基板上。该图案化金属电极由铜、金及银中之一者或多者形成。该图案化金属电极包括靠近该基板的下表面、上表面及在该下表面与该上表面之间延伸的侧壁，侧壁阻障层在该侧壁上延伸。该侧壁阻障层可以是氧化锰阻障层。
- 半导体结构及其形成方法-201811509633.X
- 常荣耀;纪世良;乌李瑛 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-12-11 - 2023-07-14 - H01L29/49
- 一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底包括相邻的第一区和第二区，第二区与第一区相互分立；分别在基底第一区和第二区表面形成伪栅结构；在所述基底表面形成介质层，介质层顶部低于伪栅结构顶部，介质层覆盖伪栅结构部分侧壁；在介质层表面形成第一保护层和第二保护层，第一保护层与第二保护层材料不同，第二保护层与伪栅结构顶部材料不同；去除伪栅结构，在介质层、第一保护层和第二保护层内形成初始伪栅开口；在初始伪栅开口内和第二保护层表面形成栅结构膜，栅结构膜充满初始伪栅开口；平坦化栅结构膜，直至暴露出第一保护层，在介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。所形成的器件性能好。
- 半导体装置-202310258441.0
- 松林大介;篠原聪始;关根航 - 株式会社半导体能源研究所
- 2013-11-19 - 2023-06-02 - H01L29/49
- 本发明提供一种半导体装置，其中能够抑制随着晶体管的微型化而变得更显著的电特性的劣化。该半导体装置包括：氧化物半导体叠层，其中在衬底上从衬底一侧依次层叠有第一氧化物半导体层、第二氧化物半导体层及第三氧化物半导体层；接触于氧化物半导体叠层的源电极层及漏电极层；在氧化物半导体叠层、源电极层及漏电极层上的栅极绝缘膜；以及在栅极绝缘膜上的栅电极层。第一氧化物半导体层包括第一区域。栅极绝缘膜包括第二区域。在T
- 半导体结构的制作方法及半导体结构-202111202940.5
- 刘志拯 - 长鑫存储技术有限公司
- 2021-10-15 - 2023-04-21 - H01L29/49
- 本公开提供一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供基底，基底内形成有沟道；形成栅极导电层，栅极导电层覆盖部分沟道；形成半导体掺杂层，半导体掺杂层填充沟道，且覆盖栅极导电层，半导体掺杂层靠近栅极导电层的顶面的一侧的掺杂浓度和半导体掺杂层远离栅极导电层的顶面的一侧的掺杂浓度不同。在本公开中，半导体结构的栅极导电层和沟道的功函数差异较大，半导体掺杂层中的半导体掺杂材料和沟道的功函数差异小，半导体结构靠近沟道的底部的阈值电压大，而靠近基底顶面的阈值电压小，能够避免发生栅极诱导漏极漏电。
- SOI-LDMOS器件及其制作方法-202211492107.3
- 肖莉;陈天;王黎;陈华伦 - 华虹半导体（无锡）有限公司
- 2022-11-25 - 2023-04-04 - H01L29/49
- 本申请涉及半导体集成电路制造技术领域，具体涉及一种SOI‑LDMOS器件及其制作方法。其中，SOI‑LDMOS器件包括：由下至上依次层叠的衬底层、埋氧层和外延层，外延层中形成漂移区；漂移区的两侧形成源极区和漏极区；漂移区上形成掺杂多晶硅场极板，掺杂多晶硅场极板与漂移区之间形成纵向异型结，在器件处于关断状态时，纵向异型结被耗尽；掺杂多晶硅场极板的一端与源极区接触交叠形成纵向同型结；掺杂多晶硅场极板的另一端掺入第一导电类型杂质形成第一导电类型掺杂区，掺杂多晶硅场极板的主体部分与第一导电类型掺杂区形成横向异型结，掺杂多晶硅场极板通过异型结与漏极区的金属电极之间接触。其中，制作方法用于制作上述SOI‑LDMOS器件。
- 用于电气接触区域的阻挡层-202180040793.8
- D·J·里克腾沃纳;E·R·范布伦特 - 沃孚半导体公司
- 2021-04-26 - 2023-03-28 - H01L29/49
- 功率开关装置包括：半导体层结构，该半导体层结构包括有源区域和非有源区域，有源区域包括多个单位单元，并且非有源区域包括半导体层结构上的栅极焊盘以及在栅极焊盘上并电连接到栅极焊盘的栅极接合焊盘；在栅极焊盘和栅极接合焊盘之间的隔离层；以及在栅极焊盘和隔离层之间的阻挡层。
- 半导体结构及其制造方法-202111080654.6
- 彭德轩;任楷;周美媛 - 华邦电子股份有限公司
- 2021-09-15 - 2023-03-21 - H01L29/49
- 本发明提供一种半导体结构及其制造方法。此半导体结构包括一基底以及设置于基底内的一埋入式闸极结构。埋入式闸极结构包括一闸极介电层，位于基底中的沟槽的侧壁和底面上；一阻障层，位于沟槽中且位于闸极介电层的侧壁和底面上；一第一功函数层，位于沟槽中且包括一主体部和位于主体部上并连接主体部的一突起部；一第二功函数层，位于第一功函数层的突起部的两侧；以及一绝缘层，位于沟槽中且位于第一功函数层的突起部及第二功函数层上。其中阻障层围绕主体部的侧壁和底面，突起部的顶面面积小于突起部的底面面积。本发明的半导体结构及其制造方法，能够改善传统容易产生的闸极引发漏极漏电流的问题。
- 水平环绕式栅极元件纳米线气隙间隔的形成-201780025153.3
- 孙世宇;纳姆·孙·基姆;邴希·孙·伍德;吉田娜奥米;龚盛钦;金苗 - 应用材料公司
- 2017-03-21 - 2023-02-21 - H01L29/49
- 本公开内容提供一种使用期望材料形成用于半导体晶片的水平环绕式栅极(hGAA)结构场效应晶体管(FET)的纳米线结构的设备与方法。一个范例中，一种形成纳米线结构的方法包括将介电材料沉积在堆叠的第一侧与第二侧上。堆叠可包括重复多对的第一层与第二层。第一侧与第二侧相对，且第一侧与第二侧具有形成于第一侧与第二侧中的一个或多个凹部。该方法包括从堆叠的第一侧及第二侧移除介电材料。介电材料保留在一个或多个凹部中。该方法包括沉积应力源层及在应力源层与堆叠的第一侧及所述第二侧之间形成一个或多个侧隙。
- 半导体结构及其形成方法-202211045210.3
- 廖昱程;刘文杰;文浚硕 - 睿力集成电路有限公司
- 2022-08-30 - 2023-01-31 - H01L29/49
- 本公开实施例涉及半导体技术领域，目前由于存储单元尺寸的不断缩小，栅极沟道的长度也随之缩减，导致栅极的控制能力越来越弱，因此，本公开实施例提供一种半导体结构及其形成方法，其中，半导体结构包括：位于衬底上的栅极结构；栅极结构包括至少两层栅极导电层；至少两层栅极导电层具有相同的组分和不同的特征参数；特征参数包括厚度、组分含量或形状中的至少一种。不同厚度、不同组分含量或者不同形状使得栅极结构中的各个栅极导电层的功函数、阈值电压均变得可调，从而可以有效地减小半导体结构的栅极感应漏极漏电流，提高半导体结构的性能。
- 一种具有P型栅的增强型MIS栅控功率器件-202211249368.2
- 易波;张芷宁;徐艺 - 电子科技大学
- 2022-10-12 - 2022-12-30 - H01L29/49
- 本发明属于功率半导体技术领域，涉及高压半导体器件，具体提供一种具有P型栅的增强型MIS栅控功率器件，用以克服现有Fin‑gate器件存在的如Fin宽度较窄、工艺难度高、阈值电压低等缺点。本发明在Fin‑gate结构的宽禁带或超宽禁带功率半导体器件中，首次采用P型宽禁带半导体区作为栅极导体，利用P型宽禁带半导体的功函数比金属高得多的特性，深度耗尽两个gate之间的半导体区，提高沟道区电子势垒，从而获得高阈值电压；并且，基于该结构，Fin的宽度能够比传统结构更宽，从而降低工艺难度，降低制作成本。最终，本发明具有P型栅的增强型MIS栅控功率器件具有阈值电压高、击穿电压高、Fin宽度大、制备工艺简单及成本低等优点。
- 一种具有P型栅的增强型GaN器件-202211249361.0
- 易波;徐艺;张芷宁 - 电子科技大学
- 2022-10-12 - 2022-12-30 - H01L29/49
- 本发明属于功率半导体技术领域，提供一种具有P型栅的增强型GaN器件，用于解决现有器件存在的如栅压摆幅窄、栅极漏电大、工艺要求高、比导通电阻高、成本高、电热稳定性差等诸多问题。本发明采用绝缘栅介质层、P型宽禁带半导体层与金属栅极由下往上依次层叠构成的新型MIS栅极部，利用高的功函数差耗尽其下方的高浓度二维电子气，在厚势垒层设计下获得增强型器件；并且，P型宽禁带半导体层与势垒层之间设置栅介质层，阻止P型宽禁带半导体层向势垒层注入空穴，从而获得极低的栅极漏电；最终本发明的增强型GaN器件具有栅压摆幅大、栅极漏电低、沟道比导通电阻小、阈值电压一致性高、工艺简单、成本低、稳定性高等优点。
- 半导体器件及其制造方法-202210469332.9
- 金东洙;徐正好 - 爱思开海力士有限公司
- 2022-04-28 - 2022-12-13 - H01L29/49
- 本发明涉及具有改进的可靠性的半导体器件及其制造方法。根据本发明的半导体器件可以包括：衬底，包括栅极沟槽；栅极绝缘层，形成在栅极沟槽的表面上；以及在栅极绝缘层上的硅掺杂金属氮化物，其中硅掺杂金属氮化物的硅浓度小于1at％。
- 集成芯片-202210824828.3
- 黄彦杰;陈海清;林仲德 - 台湾积体电路制造股份有限公司
- 2022-07-13 - 2022-12-13 - H01L29/49
- 一种集成芯片包含位于一基板上的一半导体层。一对源极/漏极沿着上述半导体层排列。一第一金属层位在上述基板上。一第二金属层位在上述第一金属层上。一铁电层位在上述第二金属层上。上述第一金属层具有一第一晶体方向，上述第二金属层具有与上述第一晶体方向不同的一第二晶体方向。
- 一种具有低栅极电阻的场效应晶体管的结构及制造方法-202210954988.X
- 刘欣芳;许淼;刘燕翔 - 华为技术有限公司
- 2018-10-10 - 2022-12-02 - H01L29/49
- 本申请实施例公开了一种场效应晶体管结构，该结构包括：半导体衬底(101)，金属栅极(104)，源极金属沟槽(107)、漏极金属沟槽(108)、刻蚀停止层和栅极接触(105)，该刻蚀停止层覆盖在源极金属沟槽(107)和漏极金属沟槽(108)的上方，该栅极接触(105)位于有源区上方，由于在源极金属沟槽(107)和漏极金属沟槽(108)的上方覆盖有刻蚀停止层，可以将栅极接触(105)准确打到栅极上，而不会与源极金属沟槽(107)或漏极金属沟槽(108)短接，因此栅极接触(105)可以在金属栅极(104)上延伸至有源区上方，这样栅极接触(105)的长度限制变小，栅极接触(105)的形状可以类似于金属栅极(104)呈长条的形状，增大了栅极接触(105)与金属栅极(104)的接触面积，大大降低了栅极电阻。
- 一种半导体器件及其制作方法-202211097989.3
- 彭志高;柴亚玲;顾子琨 - 厦门市三安集成电路有限公司
- 2022-09-08 - 2022-12-02 - H01L29/49
- 本申请提供了一种半导体器件及其制作方法，涉及半导体技术领域。该半导体器件包括：衬底；位于衬底表面的外延层；位于外延层的远离衬底一侧的栅氧层；位于栅氧层的远离衬底一侧的第一掺杂多晶硅层；位于第一掺杂多晶硅层的远离衬底一侧的第二掺杂多晶硅层；位于第二掺杂多晶硅层的远离衬底一侧的第三掺杂多晶硅层；第一掺杂多晶硅层、第二掺杂多晶硅层和第三掺杂多晶硅层中的掺杂元素包括磷，栅氧层中包括掺杂元素，掺杂元素包括磷；其中，第二掺杂多晶硅层中磷元素的掺杂浓度大于第三掺杂多晶硅层中磷元素的掺杂浓度。本申请提供的半导体器件及其制作方法具有生长多晶硅层的速率更快的效果。
- 半导体器件及其制造方法-202210474301.2
- 尹荣广 - 爱思开海力士有限公司
- 2022-04-29 - 2022-11-04 - H01L29/49
- 本发明提供一种半导体器件及其制造方法，所述半导体器件包括厚度减小的覆盖层并且能够防止由氧注入引起的界面层的再生长。根据本发明的一个实施例，所述半导体器件包括：衬底上的界面层；界面层上的高k层；高k层上的栅电极；以及栅电极上的覆盖层，所述覆盖层包括第一阻氧层和第二阻氧层。
- 薄膜晶体管及其制作方法、阵列基板、显示面板-202010729664.7
- 朱成顺;蒋雷;李朋 - 成都中电熊猫显示科技有限公司
- 2020-07-27 - 2022-10-21 - H01L29/49
- 本发明提供一种薄膜晶体管及其制作方法、阵列基板、显示面板。本发明提供的薄膜晶体管，设置在衬底基板上，包括栅极、半导体层、源极和漏极，栅极设置在衬底基板上，半导体层、源极和漏极位于栅极上方，其中，栅极包括依次层叠在衬底基板上的粘结层和导电层，粘结层为铜合金层，导电层为铜层；粘结层包含铜元素、镁元素和铝元素，其中，镁元素的原子数百分比为5.1at％‑9.7at％，铝元素的原子数百分比为15.1at％‑19.7at％。本发明提供的薄膜晶体管及相应的阵列基板能改善栅极的附着性，并提高栅极的导电性，提升栅极的驱动能力。
- 胆固醇生物传感器及其制备方法-202210559846.3
- 丰建波;陈鹏;潘传真;安慧敏;谢自力;修向前;陈敦军;刘斌;赵红;张荣;郑有炓 - 南京大学
- 2022-05-23 - 2022-09-23 - H01L29/49
- 本发明公开了一种胆固醇生物传感器，其特征在于：以HEMT为换能器，在换能器的栅极上固定胆固醇氧化酶，所述栅极表面材料为金。还公开了其制备方法。本发明运用GaN基高电子迁移率晶体管(HEMT)结构作为换能器，将胆固醇氧化酶固定到器件的金栅上，实现对胆固醇的探测。这样不仅具备了电化学的性能，如测试简单，结构简化，实时反应，成本低等优点，同时由于HEMT结构的本征信号低，受外界其他环境影响小，灵敏度有一个很大的提高。促使胆固醇生物传感器提高了对胆固醇的准确性、专一性、稳定性。
- 沟槽栅场效应晶体管-202221011470.4
- 许耀光;刘安淇;蔡建成;郑俊义 - 福建省晋华集成电路有限公司
- 2022-04-27 - 2022-09-16 - H01L29/49
- 本实用新型提供了一种沟槽栅场效应晶体管。在栅极沟槽的不同高度位置的内表面上分别设置不同功函数的第一功函数层和第二功函数层，并将低功函数的第二功函数层形成在与源漏区相交叠的区域中，以改善晶体管器件的漏电流问题，并且第一功函数层和第二功函数层可分别制备，有利于调整不同膜层的功函数。
- MOS控制的功率半导体器件的台面接触和制造功率半导体器件的方法-202210176756.6
- A·卡莫斯 - 英飞凌科技股份有限公司
- 2022-02-25 - 2022-08-30 - H01L29/49
- 本发明涉及MOS控制的功率半导体器件的台面接触和制造功率半导体器件的方法。一种功率半导体器件包括：半导体本体，包括第一表面和台面部分，其中，台面部分包括本体区和第一表面的表面部分；至少两个沟槽，从第一表面沿着垂直方向延伸到半导体本体中，其中，两个沟槽中的每个包括沟槽电极和使沟槽电极与半导体本体绝缘的沟槽绝缘体，并且其中，台面部分沿着第一横向方向在第一垂直截面中由两个沟槽横向限制；接触插塞，与本体区接触，其中，接触插塞和两个沟槽中的第一沟槽的沟槽电极在第一垂直截面中至少部分地横向重叠；以及保护结构：具有布置在第一沟槽内的部分，布置在接触插塞和第一沟槽的沟槽电极之间，可以是电绝缘结构或保护器件结构。
- 沟槽栅场效应晶体管及其制备方法-202210468148.2
- 许耀光;刘安淇;蔡建成;郑俊义 - 福建省晋华集成电路有限公司
- 2022-04-27 - 2022-08-19 - H01L29/49
- 本发明提供了一种沟槽栅场效应晶体管及其制备方法。在栅极沟槽的不同高度位置的内表面上分别形成不同功函数的第一功函数层和第二功函数层，并将低功函数的第二功函数层形成在与源漏区相交叠的区域中，以改善晶体管器件的漏电流问题，并且第一功函数层和第二功函数层分别制备，有利于调整不同膜层的功函数。
- 透气导电材料、制造方法、半导体器件以及双栅TFT器件-202210618717.7
- 陆磊;孙博文;李吉业;王云萍 - 北京大学深圳研究生院
- 2022-06-01 - 2022-08-12 - H01L29/49
- 一种透气导电材料、制造方法、半导体器件以及双栅TFT器件，透气导电材料，包括主体材料以及掺杂材料；主体材料包括至少一种金属氧化物，金属氧化物为导电氧化物，且金属氧化物的晶粒尺寸为1nm‑100nm；掺杂材料包括过渡金属以及后过渡金属中的至少一种单质或氧化物，掺杂材料按质量百分比的含量为1％‑50％。通过在导电氧化物中进行特定元素掺杂，从而改变导电氧化物的微观结构，在保证其导电性能的同时，提高导电氧化物的透气性，以使得采用该透气导电材料制成的电极，可以应用在需要导电以及透气需求的半导体器件中。
- 包括掩埋栅结构的半导体器件及其制造方法-201810316076.3
- 金东洙 - 爱思开海力士有限公司
- 2018-04-10 - 2022-07-29 - H01L29/49
- 一种半导体器件包括：栅沟槽，其形成在半导体衬底中；栅电介质层，其形成在栅沟槽中，以覆盖栅沟槽的内表面；以及栅电极，其设置在栅电介质层之上，以填充栅沟槽，其中所述栅电极包括：第二晶粒，其形成在栅沟槽中；以及第一晶粒，其设置在第二晶粒与栅电介质层之间，并且具有比第二晶粒更小的晶粒尺寸。
- 半导体装置-201810161058.2
- 水上诚 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2018-02-27 - 2022-07-26 - H01L29/49
- 一种半导体装置具备第1电极、第2电极、第1半导体区域、多个第2半导体区域、多个第3半导体区域、多个第3电极以及多个栅极电极。在由从上述第1电极朝向上述第2电极的方向和上述第2方向规定的截面内的第1区域中，上述栅极电极以及上述第3电极以第3配置周期在上述第2方向上并行地且周期性地配置，上述第3配置周期是通过将上述栅极电极以及上述第3电极的个数之比为m1比1的第2方向上的第1配置周期、与上述栅极电极以及上述第3电极的个数之比为m2比1的上述第2方向上的第2配置周期组合而成为第1区域中的上述栅极电极以及上述第3电极的个数之比为m3比m4的配置周期，m1、m2、m3、m4为正整数，且m3为m4以上。
- 一种具有复合金属栅的鳍式场效应晶体管-202210235463.0
- 郑智仁 - 上海华力集成电路制造有限公司
- 2022-03-11 - 2022-07-22 - H01L29/49
- 本发明提供一种具有复合金属栅的鳍式场效应晶体管，包括SOI衬底；位于SOI衬底上的鳍；位于鳍上的栅极结构；以及位于鳍中在栅极结构两侧的外延源极和漏极；其中，栅极结构包括栅介质层和栅极；栅极由多种不同功函数的金属连接组成；栅极中的多种不同金属的功函数满足沿源极到漏极方向依次递减的关系，不同金属功函数的栅极金属紧挨着构成，相邻栅极金属之间不存在间距。本发明利用不同功函数的栅极金属之间形成的阶梯型势垒屏蔽漏极电势对器件沟道的影响，抑制了漏致势垒降低(DIBL)效应，提高了器件性能。
- 专利分类
