“纪世良”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果148个，建议您升级VIP下载更多相关专利

[发明专利]温度补偿分布图的形成方法及系统、温度补偿方法-CN202210375682.9在审
发明人：柯星;纪世良;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-04-11 - 公布日： 2023-10-24 - 主分类号： G06T7/00 文献下载
摘要：一种温度补偿分布图的形成方法及系统、温度补偿方法，其中方法包括：获取晶圆平面，所述晶圆平面包括边缘轮廓、以及由所述边缘轮廓围成温度补偿区域；获取所述温度补偿区域的第一温度补偿分布图，所述第一温度补偿分布图中具有若干呈网格矩阵分布的第一补偿点位，每个所述第一补偿点位对应第一温度补偿值；在所述边缘轮廓上获取若干第二补偿位点；根据所述第一温度补偿分布图，获取每个所述第二补偿位点对应的第二温度补偿值，形成第二温度补偿分布图，由所述第一温度补偿分布图和所述第二温度补偿分布图，形成所述温度补偿分布图。通过所述第二温度补偿分布图能够对晶圆的边缘区域进行对应的温度补偿，进而有效提升经过刻蚀后器件尺寸的均一性。
温度补偿分布图形成方法系统

[发明专利]半导体器件及其形成方法-CN201810993858.0有效
发明人：张城龙;涂武涛;纪世良 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-08-29 - 公布日： 2023-10-20 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底；在所述基底上形成介质层，介质层内具有贯穿介质层的栅开口；在介质层上和栅开口内形成初始阻挡层，所述初始阻挡层覆盖栅开口底部表面和侧壁表面；形成初始阻挡层后，在栅开口内形成填充满栅开口的第一栅极层，所述第一栅极层表面与初始阻挡层齐平；回刻蚀所述第一栅极层以形成栅极层，所述栅极层顶部表面低于介质层表面；回刻蚀所述初始阻挡层以形成阻挡层，所述阻挡层顶部表面低于或齐平于栅极层顶部表面，且在介质层内形成第一开口；在所述第一开口内形成保护层，所述保护层填充满所述第一开口。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]一种互连结构的形成方法-CN202210298420.7在审
发明人： 纪世良;陈卓凡;王彦;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2022-03-25 - 公布日： 2023-10-03 - 主分类号： H01L21/768 文献下载
摘要：本申请提供一种互连结构的形成方法，包括：提供衬底，衬底上形成有分立的金属栅极，金属栅极两侧的衬底中形成有源漏，衬底和金属栅极的表面还包括第一介质层，第一金属层贯穿第一介质层且与源漏的顶面电连接；在第一金属层和第一介质层上依次形成第二介质层和掩膜层；进行第一次刻蚀和第二次刻蚀，其中第一次刻蚀形成第一栅极接触孔和第一源漏接触孔的图案，第二次刻蚀形成第二栅极接触孔和第二源漏接触孔的图案；以图案化的掩膜层为掩膜，刻蚀第二介质层和第一介质层，形成第一栅极接触孔、第二栅极接触孔、第一源漏接触孔以及第二源漏接触孔。本申请技术方案可以解决COAG工艺中金属层损伤的问题。
一种互连结构形成方法

[发明专利]半导体结构及其形成方法-CN202210269788.0在审
发明人：谭程;纪世良;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-03-18 - 公布日： 2023-09-22 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，其中，形成方法包括：提供衬底；在衬底上形成栅极、源漏区、位于栅极侧壁的侧墙结构、以及位于衬底上的第一介质层，侧墙结构包括牺牲侧墙、以及位于牺牲侧墙侧壁表面的侧墙层，第一介质层位于侧墙结构表面且暴露出栅极顶部和侧墙结构顶部；形成位于第一介质层、栅极以及侧墙结构上的牺牲层；形成位于源漏区上的源漏电连接层，源漏电连接层顶部表面高于侧墙结构的顶部表面；去除牺牲层和牺牲侧墙；形成位于侧墙层顶部的第二介质层，第二介质层封闭侧墙层之间的间隙以形成空腔层。所述半导体结构及其形成方法提升了空腔层的稳定性，使其与后续工艺的兼容性更好，从而提高了器件性能。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202210243381.0在审
发明人：赵振阳;张恩宁;付宇;纪世良 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-03-11 - 公布日： 2023-09-19 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底，基底包括第一区和第二区且表面具有第一掩膜层；对第一掩膜层进行改性处理，在第一区上的第一掩膜层内形成若干改性区；在第二区上的第一掩膜层上形成若干第一掩膜结构；以若干第一掩膜结构和改性区为掩膜，刻蚀第一掩膜层，形成若干第二掩膜结构和若干第三掩膜结构；以第二掩膜结构图形化第二区，并以第三掩膜结构图形化第一区，在第一区形成若干第一鳍，在第二区形成若干第二鳍。所述方法提高了形成的半导体结构的性能和可靠性。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN201910053550.2有效
发明人：张海洋;纪世良 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-01-21 - 公布日： 2023-09-19 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供衬底，所述衬底包括第一区，所述第一区衬底表面具有若干相互分立的第一初始鳍部结构，所述衬底上具有横跨所述第一初始鳍部结构的伪栅极结构；在所述衬底表面形成介质层，所述介质层覆盖伪栅极结构的侧壁表面且暴露出所述伪栅极结构的顶部表面；去除所述伪栅极结构，在所述介质层内形成第一开口，所述第一开口暴露出第一初始鳍部结构的部分顶部表面和侧壁表面；对第一开口暴露出的第一初始鳍部结构进行至少一次修剪工艺处理以形成第一鳍部结构，所述第一鳍部结构宽度小于第一初始鳍部结构的宽度。所述方法形成的半导体结构的性能较好。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN201910740653.6有效
发明人：张冬平;纪世良;胡昌杰 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-08-12 - 公布日： 2023-09-12 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：形成基底，包括衬底以及凸出于衬底的初始鳍部；在靠近初始鳍部的顶部一侧，形成覆盖初始鳍部的部分侧壁的保护层，被保护层覆盖的初始鳍部作为顶部鳍部，保护层露出的初始鳍部作为初始底部鳍部；沿垂直于初始鳍部的侧壁的方向，对初始底部鳍部进行减薄处理，适于减小初始底部鳍部的宽度，在减薄处理后，剩余初始底部鳍部作为底部鳍部，底部鳍部与顶部鳍部构成鳍部；在鳍部露出的衬底上形成隔离结构，隔离结构覆盖鳍部的部分侧壁，且隔离结构的顶部低于顶部鳍部的底部。隔离结构露出的鳍部用于作为有效鳍部，通过减薄处理，减小了有效鳍部的顶部宽度和底部宽度的差值，从而提高了半导体结构的性能。
半导体结构形成方法

[发明专利]半导体结构的形成方法-CN202210181283.9在审
发明人：李政宁;张海洋;涂武涛;纪世良;柯星;李凤美 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构的形成方法，包括：形成依次包括底部，鳍部以及栅极结构的半导体结构，所述鳍部包括若干依次堆叠的牺牲层和沟道层，所述若干牺牲层两侧形成有凹部；在所述栅极结构表面和侧壁、所述鳍部侧壁和所述底部表面形成内侧墙材料层，所述栅极结构侧壁的内侧墙材料层凸出于所述鳍部侧壁的内侧墙材料层；在所述栅极结构顶部形成保护层；执行第一离子注入工艺使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，去除所述第一改性层；执行第二离子注入工艺使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，去除所述第二改性层；去除所述保护层。在形成内侧墙的过程中保护栅极结构顶角不被损伤。
半导体结构形成方法

[发明专利]一种半导体器件及形成方法-CN201910143197.7有效
发明人：张海洋;纪世良 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-02-26 - 公布日： 2023-08-22 - 主分类号： H01L21/768 文献下载
摘要：本发明实施例提供了一种半导体器件及形成方法。在本发明实施例中，通过去除所述外延结构上方的介质层，以露出所述外延结构和所述外延结构两侧的金属栅极的侧壁；并形成覆盖所述金属栅极侧壁的侧墙；形成覆盖所述外延结构的金属层；形成覆盖所述金属层的隔离层；在所述金属层的上方的预定位置形成扩散接触孔。能够确保金属栅极和金属层之间电绝缘，避免金属栅极和金属层相互短路，确保半导体器件的可靠性。
一种半导体器件形成方法

[发明专利]半导体结构的形成方法-CN202210108852.7在审
发明人： 纪世良;赵振阳 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-01-28 - 公布日： 2023-08-08 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，包括：待刻蚀层，包括第一区和第二区、位于待刻蚀层上的第一核心层、位于第一核心层上的第一过渡结构以及位于第一区上第一过渡结构上的若干第一核心结构；在第二区上的第一过渡结构内形成开口；在第一核心结构侧壁表面形成第一侧墙；在开口内形成第二侧墙，所述第二侧墙填充满所述开口；以所述第一侧墙和第二侧墙为掩膜刻蚀所述第一过渡结构和第一核心层，在第一区上形成分立的若干第二核心结构，在第二区上形成分立的若干第三核心结构；在第二核心结构侧壁表面和第三核心结构侧壁表面形成第三侧墙；以所述第三侧墙为掩膜刻蚀所述待刻蚀层。所述方法形成的半导体结构性能得到提升。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202210113694.4在审
发明人： 纪世良;谭程 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-01-30 - 公布日： 2023-08-08 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供衬底；形成位于衬底上的若干伪栅、层间介质层以及初始切割隔离结构，伪栅沿第一方向延伸，初始切割隔离结构沿第二方向贯穿所述伪栅，第二方向和第一方向不同，层间介质层包围所述栅极以及初始切割隔离结构；去除伪栅，在层间介质层内形成栅极沟槽；对栅极沟槽内暴露出的初始切割隔离结构的侧壁进行减薄处理，形成切割隔离结构，且位于栅极沟槽内的部分切割隔离结构沿第一方向的尺寸达到预设尺寸；在减薄处理之后，在栅极沟槽内形成若干栅极。所述半导体结构的形成方法更可靠地实现了小尺寸栅极切割工艺，提升了器件的性能，优化了工艺窗口。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202210113709.7在审
发明人：李凤美;赵振阳;柯星;纪世良;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-01-30 - 公布日： 2023-08-08 - 主分类号： H01L21/308 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底包括基底和待刻蚀层，衬底包括第一区和第二区；在第一区上形成若干第一初始掩膜结构，在第二区上形成若干第二掩膜结构，初始第一掩膜结构具有第一宽度偏差尺寸，第二掩膜结构具有第二宽度偏差尺寸；在待刻蚀层上和第二掩膜结构上形成第一牺牲层；基于第一先进制程控制技术，对第一初始掩膜结构进行刻蚀处理形成第一掩膜结构，第一掩膜结构具有第二宽度尺寸和第三宽度偏差尺寸，且第三宽度偏差尺寸与第二宽度偏差尺寸相等。利用第一先进制程控制技术进行算法优化，使得第三宽度偏差尺寸与第二宽度偏差尺寸相等，省去了额外形成牺牲层再将第一掩膜结构进行覆盖的制程步骤。
半导体结构形成方法

[发明专利]半导体器件及其形成方法-CN201811230197.2有效
发明人： 纪世良;朱永吉 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-10-22 - 公布日： 2023-07-21 - 主分类号： H01L21/336 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底上具有鳍部，所述鳍部上具有分别横跨所述鳍部的第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构覆盖鳍部的部分顶部和侧壁表面，且所述第二伪栅极结构覆盖鳍部的部分顶部和侧壁表面；在所述层间介质层上形成硬掩膜层，所述硬掩膜层内具有第一开口，且所述第一开口暴露出第一伪栅极结构顶部表面；以所述硬掩膜层为掩膜，刻蚀所述第一伪栅极结构和位于第一伪栅极结构底部的鳍部，在所述层间介质层和鳍部内形成沟槽，且在形成所述沟槽的刻蚀过程中，对所述硬掩膜层的刻蚀速率小于对氮化硅材料的刻蚀速率。所述方法形成的半导体器件的性能较好。
半导体器件及其形成方法

[发明专利]半导体器件及其形成方法-CN201910492662.8有效
发明人：张海洋;纪世良;张冬平 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-06-06 - 公布日： 2023-07-14 - 主分类号： H01L21/308 文献下载
摘要：一种半导体器件及其形成方法，包括：提供基底；在基底表面依次形成第一材料层和第二材料层；在第二材料层表面形成第一掩膜层，相邻第一掩膜层之间具有第一槽，第一掩膜层具有第一尺寸，第一槽具有第二尺寸；在第一槽底部的第一材料层内形成具有第一离子的第一硬掺杂层；去除第一材料层，形成第二槽；对初始第一掺杂层进行减薄处理形成第一掺杂层，且使得第二槽形成为初始第三槽，第一掺杂层具有第三尺寸，初始第三槽具有第四尺寸；在第二材料层内形成第一掺杂掩膜层和第二掺杂掩膜层，第一掺杂掩膜层位于第二槽底部，第二掺杂掩膜层位于初始第三槽底部；去除第一掺杂层和第二材料层，形成第三槽。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]图形化方法及图形化结构-CN201910155801.8有效
发明人： 纪世良;张翼英;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-01 - 公布日： 2023-07-14 - 主分类号： H01L21/033 文献下载
摘要：本发明一种图形化方法及图形化结构，包括步骤：提供基板；在所述基板上形成掩膜层；在部分所述掩膜层内掺杂离子，以在所述掩膜层内形成第一分割段；在所述掩膜层上、所述第一分割段上形成保护层。本发明可以提高图形化方法的可靠性。
图形方法结构

1
2
3
4
5
6
7
8
9
10
下一页»
尾页
共 148 条