[发明专利]半导体器件及其制造方法在审
| 申请号： | 201510290946.0 | 申请日： | 2015-05-29 |
| 公开（公告）号： | CN105140275A | 公开（公告）日： | 2015-12-09 |
| 发明（设计）人： | 井上真雄;丸山祥辉;齐藤朋也;吉富敦司 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/51 | 分类号： | H01L29/51;H01L27/115;H01L21/8247;H01L21/28 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;董典红 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及半导体器件及其制造方法。实现包括存储器元件的半导体器件的性能的改善。在半导体衬底之上，经由作为用于存储器元件的栅极绝缘膜的绝缘膜，形成用于存储器元件的栅极电极。绝缘膜包括依次远离衬底的第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜。第二绝缘膜具有电荷存储功能。第一绝缘膜和第三绝缘膜中的每一个绝缘膜的带隙大于第二绝缘膜的带隙。第四绝缘膜的带隙小于第三绝缘膜的带隙。第五绝缘膜的带隙小于第四绝缘膜的带隙。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：半导体衬底；用于存储器元件的栅极绝缘膜，形成在所述半导体衬底之上；以及用于所述存储器元件的栅极电极，形成在所述栅极绝缘膜之上，其中所述栅极绝缘膜包括第一绝缘膜、在所述第一绝缘膜之上的第二绝缘膜、在所述第二绝缘膜之上的第三绝缘膜、在所述第三绝缘膜之上的第四绝缘膜以及在所述第四绝缘膜之上的第五绝缘膜，其中所述第二绝缘膜具有电荷存储功能，以及其中所述第一绝缘膜和所述第三绝缘膜中的每一个绝缘膜的带隙都大于所述第二绝缘膜的带隙，所述第四绝缘膜的带隙小于所述第三绝缘膜的带隙，并且所述第五绝缘膜的带隙小于所述第四绝缘膜的带隙。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510290946.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 形成氧化物的涂布液、制造氧化物膜的方法和制造场效应晶体管的方法-201910193477.9
- 早乙女辽一;植田尚之;安藤友一;中村有希;安部由希子;松本真二;曾根雄司;新江定宪;草柳岭秀 - 株式会社理光
- 2019-03-14 - 2019-09-27 - H01L29/51
- 本发明涉及一种形成氧化物的涂布液、制造氧化物膜的方法和制造场效应晶体管的方法。所述涂布液包含：A元素，所述A元素是至少一种碱土金属；和B元素，所述B元素是选自由镓(Ga)、钪(Sc)、镱(Y)和镧系元素所组成的组中的至少一种，其中，当所述A元素的总浓度由CA mg/L来表示并且所述B元素的总浓度由CB mg/L来表示时，所述涂布液中的钠(Na)和钾(K)的总浓度为(CA+CB)/103mg/L或更小并且所述涂布液中的铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)和铜(Cu)的总浓度为(CA+CB)/103mg/L或更小。
- 半导体结构-201821957805.5
- 张黎 - 长鑫存储技术有限公司
- 2018-11-27 - 2019-08-06 - H01L29/51
- 本实用新型提供一种半导体结构，半导体结构包括：半导体衬底，具有位于所述半导体衬底内的沟槽；位于所述沟槽的底部及侧壁上的氮掺杂氧化硅层；填充于沟槽中的栅极金属层，栅极金属层的顶端低于半导体衬底的上表面。通过于半导体衬底的沟槽上设置氮掺杂氧化硅层，从而提高栅极绝缘层中的氮含量，使氮掺杂更均匀，从而在保证晶体管栅极结构性能的情况下，有效提高抗掺杂离子在栅极结构中的扩散问题，降低了栅极结构的漏电流，从而提高晶体管的性能。
- 半导体器件及其制造方法-201811632614.6
- 山口直 - 瑞萨电子株式会社
- 2018-12-28 - 2019-07-05 - H01L29/51
- 本申请的各实施例涉及半导体器件及其制造方法。在具有在栅极电极和半导体基底之间的铁电膜的铁电存储器中，防止了栅极绝缘膜的介电击穿并且增强了铁电膜的极化性能，以提高半导体器件的性能。在包括场效应晶体管的存储器单元中，该场效应晶体管包括被形成在半导体基底上的控制栅极电极，在控制栅极电极和半导体基底的主表面之间，顺电膜和铁电膜通过依次堆叠在半导体基底的主表面上而被形成。
- 无界面层的ZrO2基反铁电存储器-201910205699.8
- 韩根全;刘欢;刘艳;郝跃 - 西安电子科技大学
- 2019-03-18 - 2019-06-21 - H01L29/51
- 本发明公开了一种无界面层ZrO2基反铁电存储器，主要解决现有存储器存在的唤醒效应、印刻效应和极化疲劳而导致的保持特性较差的问题。其自下而上包括衬底(1)、栅介质层(2)、栅电极(3)；衬底(1)两边设有源电极(4)和漏电极(5)；其特征在于：栅介质层(2)采用ZrO2基反铁电材料，以消除唤醒效应、印刻效应和极化疲劳。本发明可达到10ns级别的写入速度，具有长达十年以上的保持特性，能获得更好的耐久特性，且与CMOS工艺具有很好的兼容性，可用于非易失性存储设备。
- 半导体结构及其形成方法-201610384301.8
- 马雪丽;王文武;赵超 - 中国科学院微电子研究所
- 2016-06-01 - 2019-06-11 - H01L29/51
- 本发明提供了一种半导体结构，包括：半导体衬底；界面层，形成于半导体衬底上；第一介质层，形成于所述界面层上；以及第二介质层，形成于所述第一介质层上，其中，所述第二介质层的相变温度低于所述第一介质层的相变温度。本发明的半导体结构及其形成方法在提高介质层介电常数的同时有助于外界的氧扩散穿过第二介质层并进入第一介质层，减少第一介质层中的氧空位，从而减小栅漏电流。
- ZrO2基反铁电负电容场效应晶体管-201910201752.7
- 韩根全;刘欢;郑思颖;刘艳;郝跃 - 西安电子科技大学
- 2019-03-18 - 2019-05-28 - H01L29/51
- 本发明公开了一种ZrO2基反铁电负电容场效应晶体管，主要解决现有负电容场效应晶体管由于回滞特性对应用电路产生时序紊乱的问题。其自下而上包括衬底(1)、栅介质层(2)、栅电极(3)；衬底(1)两边设有源电极(4)和漏电极(5)；栅电极(3)与源电极(4)之间设有第一绝缘间隙壁(6)；栅电极(3)与漏电极(5)之间设有第二绝缘间隙壁(7)，其特征在于：栅介质层(2)采用ZrO2基反铁电材料，以与衬底形成良好的界面，有效抑制回滞特性。本发明大幅度减小亚阈值摆幅，降低工作电压，有效抑制回滞特性，工艺复杂度低，界面特性较好，性能稳定，可用于集成电路设计。
- 半导体器件及其制造方法-201410371208.4
- 水谷齐治;井上真雄;梅田浩司;门岛胜 - 瑞萨电子株式会社
- 2014-07-30 - 2019-04-05 - H01L29/51
- 本发明提供一种半导体器件及其制造方法，提高具有存储元件的半导体器件的性能。在半导体衬底(SB)上形成存储元件用的栅极绝缘膜即绝缘膜(MZ)，在绝缘膜(MZ)上形成存储元件用的栅极(MG)。绝缘膜(MZ)具有第一绝缘膜、第一绝缘膜之上的第二绝缘膜和第二绝缘膜之上的第三绝缘膜，第二绝缘膜是具有电荷累积功能的高介电常数绝缘膜，并含有铪、硅和氧。第一绝缘膜及第三绝缘膜的各自的带隙比第二绝缘膜的带隙大。
- 高介电常数栅极氧化物非晶IGZO薄膜晶体管的制备方法-201811277366.8
- 杜文汉;杨景景;姚茵;白建会;郑敏;卞维柏;张信华 - 常州工学院
- 2018-10-30 - 2019-03-01 - H01L29/51
- 本发明公开了一种高介电常数栅极氧化物非晶IGZO薄膜晶体管的制备方法，首先在单晶硅衬底上利用磁控溅射技术制备一层高介电特性的状态的钛酸锶薄膜作为栅极氧化物，然后再在绝缘锡酸钡薄膜上制备一层半导体特性的非晶态IGZO薄膜，最后再使用磁控溅射技术制备ITO透明导电电极以作为晶体管的源极和漏极，硅衬底作为栅极。通过采用高介电常数的钛酸锶薄膜作为栅极氧化物绝缘层，有效降低采用传统氧化硅带来的晶体管漏电流过热问题，从而提高晶体管的稳定性和寿命。
- 一种顶栅结构及其制备方法、薄膜晶体管、阵列基板以及显示设备-201610342275.2
- 李伟;宋泳锡;张建业 - 京东方科技集团股份有限公司
- 2016-05-20 - 2019-02-22 - H01L29/51
- 本发明涉及一种顶栅结构及其制备方法，所述顶栅结构包括栅绝缘层以及位于其上方的栅极层，所述栅绝缘层采用光固化有机硅材料制备而成。本发明进一步涉及包含所述顶栅结构的薄膜晶体管、阵列基板以及显示装置。本发明通过采用光固化有机硅材料制备栅绝缘层，并提供优化的制备方法，可以减小偏移区，避免了偏移区增大导致的薄膜晶体管电学性能下降等问题，具有广泛的应用前景。
- 场效晶体管单元、存储器元件及电荷储存结构的制造方法-201710447617.1
- 刘福洲 - 萨摩亚商费洛储存科技股份有限公司
- 2017-06-14 - 2018-12-25 - H01L29/51
- 本发明公开一种场效晶体管单元、存储器元件及电荷储存结构的制造方法。存储器元件包括多个场效晶体管单元，且每一个场效晶体管单元包括基板、源极区、漏极区、栅导电层以及电荷储存结构。基板具有一上表面，源极区与漏极区位于基板内并连接上表面，且源极区与漏极区彼此分离以定义出一通道区。栅导电层设置于基板的上表面上，并覆盖位于源极区与漏极区之间的通道区。电荷储存结构位于通道区与栅导电层之间，其中，构成电荷储存结构的材料包括一铁电材料以及一顺电材料。电荷储存结构包括铁电材料与顺电材料，可具有较佳的电荷捕捉能力并兼具较快的切换速度。
- 半导体装置及其制造方法-201810788970.0
- 肥塚纯一;岛行德;德永肇;佐佐木俊成;村山佳右;松林大介 - 株式会社半导体能源研究所
- 2013-10-24 - 2018-10-12 - H01L29/51
- 减少包括氧化物半导体膜的半导体装置的氧化物半导体膜中的缺陷。另外，提高包括氧化物半导体膜的半导体装置的电特性。另外，提高包括氧化物半导体膜的半导体装置的可靠性。在本发明的半导体装置中，该半导体装置包括晶体管、覆盖该晶体管的第一氧化物绝缘膜以及该第一氧化物绝缘膜上的第二氧化物绝缘膜，上述晶体管包括形成在衬底上的栅电极、覆盖栅电极的栅极绝缘膜、隔着栅极绝缘膜与栅电极重叠的多层膜、以及与多层膜相接的一对电极，多层膜包括氧化物半导体膜、以及含有In或Ga的氧化物膜，第一氧化物绝缘膜为使氧透过的氧化物绝缘膜，第二氧化物绝缘膜为包含超过化学计量组成的氧的氧化物绝缘膜。
- 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法-201611120940.X
- 陈小强;熊玉华;魏峰;赵鸿滨;杜军 - 北京有色金属研究总院
- 2016-12-07 - 2018-06-15 - H01L29/51
- 本发明公开了一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法。该锆基栅介质材料通过稀土化合物掺杂氧化锆，经退火结晶化处理而得。其制备方法为：(1)采用磁控溅射、激光溅射技术制备稀土化合物与氧化锆混合均匀的锆基薄膜，或者采用ALD技术制备稀土化合物与氧化锆的叠层结构薄膜；(2)对所形成的锆基薄膜或叠层结构薄膜进行退火结晶化处理，退火温度范围在300～1100℃，退火气氛为Ar、H2、N2、NO2、NO、NH3、O2、O3中的一种或者几种。本发明采用稀土化合物掺杂氧化锆，可以优化锆基栅介质的能带结构，同时有效控制锆基栅介质氧空位含量，减小漏电流，提高锆基栅介质材料的综合性能。 1
- 基于WO3栅介质的金刚石场效应晶体管及制作方法-201711017935.0
- 张金风;苏凯;徐佳敏;张进成;郝跃 - 西安电子科技大学
- 2017-10-26 - 2018-04-17 - H01L29/51
- 本发明公开了一种基于WO3栅介质的金刚石场效应晶体管及制作方法，主要解决了现有金刚石场效应晶体管跨导低和稳定性差的问题。其自下而上包括金刚石衬底(1)、氢终端表面(2)和栅介质层(3)，栅介质层(3)的上面是栅电极(4)，栅介质层(3)的两侧分别设有源电极(5)和漏电极(6)，栅、源和漏电极的表面覆盖有钝化层(7)，钝化层(7)与栅、源和漏电极的键合处分别设有通孔(8)。其中栅介质层采用具有转移掺杂作用的WO3材料，钝化层采用WO3材料，源、漏电极材料为Au，栅电极材料为Al。本发明具有导通电阻低，跨导高的优点，用于微波电路或高温数字电路。
- 基于MoO3/Al2O3双层栅介质的金刚石场效应晶体管及制作方法-201710923085.4
- 张金风;陈万娇;任泽阳;张进成;郝跃 - 西安电子科技大学
- 2017-09-30 - 2018-02-23 - H01L29/51
- 本发明公开了一种基于MoO3/Al2O3双层栅介质的金刚石金属氧化物半导体场效应晶体管，主要解决现有器件导通电阻大，输出电流和跨导小以及击穿电压低的问题。其自下而上包括金刚石衬底(1)、吸附层(2)和栅介质层(3)，栅介质层(3)的上面是栅电极(4)，栅介质层(3)的两侧设有源漏电极(5)，栅电极(4)和源漏电极(5)的表面覆盖有钝化层(6)，钝化层(6)与栅电极(4)和源漏电极(5)的键合处分别设有通孔(7)。其中栅介质层(3)采用MoO3/Al2O3双层结构，钝化层(6)采用MoO3材料，本发明降低了器件的导通电阻和串联电阻，提高了输出电流与跨导，且稳定性好，可作为小尺寸的微波功率器件。
- V2O5/Al2O3双层栅介质的金刚石场效应晶体管及制作方法-201710923086.9
- 张金风;陈万娇;任泽阳;张进成;郝跃 - 西安电子科技大学
- 2017-09-30 - 2018-02-23 - H01L29/51
- 本发明公开了一种基于V2O5/Al2O3双层栅介质的金刚石金属氧化物半导体场效应晶体管，主要解决现有技术器件导通电阻大，输出电流和跨导小以及击穿电压低的问题。其自下而上包括金刚石衬底(1)、吸附层(2)和栅介质层(3)，该栅介质层(3)采用V2O5/Al2O3双层结构；栅介质层(3)的上面是栅电极(4)，栅介质层(3)的两侧设有源漏电极(5)，栅电极(4)和源漏电极(5)的表面覆盖有钝化层(6)；该钝化层(6)采用V2O5材料，其与栅电极(4)和源漏电极(5)的键合处分别设有通孔(7)。本发明具有导通电阻和串联电阻小，输出电流与跨导大，稳定性好的优点，可用于小尺寸的微波功率器件。
- 非易失性半导体存储器以及非易失性半导体存储器的制造方法-201380010880.4
- 福本洋平;佐佐木隆兴 - 精工爱普生株式会社
- 2013-02-22 - 2018-01-12 - H01L29/51
- 本发明提供一种消除了因过程充电而产生的弊端的非易失性半导体存储器。非易失性半导体存储器的特征在于，包括硅基板；第一氧化硅膜；第二氧化硅膜；第一氮化硅膜；第二氮化硅膜，所述第一氧化硅膜被层叠于所述硅基板上，所述第一氮化硅膜被层叠于所述第一氧化硅膜上，所述第二氧化硅膜被层叠于所述第一氮化硅膜上，所述第二氮化硅膜以第一部分与所述第一氮化硅膜相接并且第二部分与所述硅基板相接的方式而被层叠。
- 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法-201710557658.6
- 郝跃;祝杰杰;陈丽香;马晓华;刘捷龙 - 西安电子科技大学
- 2017-07-10 - 2017-11-03 - H01L29/51
- 本发明公开了一种基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法，主要解决现有同类器件可靠性差的问题。该器件自下而上包括衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、GaN帽层、SiN钝化层和栅介质层，SiN钝化层中设有凹型结构，栅介质层位于凹型内壁及SiN钝化层表面，该栅介质层采用HfO2材料，GaN缓冲层的两端设有源电极和漏电极，栅介质层的中间设有栅电极，源电极和漏电极上设有金属互联层，栅电极和钝化层表面的栅介质层上覆盖有SiN钝化层，本发明提高了器件的可靠性，减小了增强型器件的栅漏电，可用于作为需要较大阈值电压的开关器件。
- 载体衬底和铁电层组成的传感器布置以及用于制造和使用的传感器布置的方法-201380014440.6
- R.韦登韦伯 - 于利奇研究中心有限公司
- 2013-03-09 - 2017-10-27 - H01L29/51
- 本发明涉及传感器布置，其包括载体衬底以及在载体衬底上布置的铁电层，其中传感器布置具有用于读出铁电层的介电常数的装置。其特征在于，铁电层结晶地布置在载体衬底上。公开用于制造传感器布置的方法及传感器布置的使用。
- 半导体装置及其制造方法-201410412444.6
- 清水达雄 - 株式会社东芝
- 2014-08-20 - 2017-10-10 - H01L29/51
- 实施方式的半导体装置具备SiC层、设置在上述SiC层的表面上的栅绝缘膜和设置在栅绝缘膜上的栅电极，所述栅绝缘膜含有与上述SiC层的表面接触的氧化膜或氧氮化膜，所述氧化膜或氧氮化膜含有选自B(硼)、Al(铝)、Ga(镓)、In(铟)、Sc(钪)、Y(钇)、La(镧)、Mg(镁)、Ca(钙)、Sr(锶)、Ba(钡)中的至少1种元素，栅绝缘膜中的上述元素的峰位于栅绝缘膜的SiC侧，上述元素的峰位于氧化膜或氧氮化膜中，并且在峰的与所述SiC层相反的一侧具有元素的浓度为1×1016cm‑3以下的区域。
- 半导体器件及制造方法-201610178150.0
- 刘美华;孙辉;林信南;陈建国 - 北京大学;北大方正集团有限公司;深圳方正微电子有限公司
- 2016-03-25 - 2017-10-03 - H01L29/51
- 本发明提供一种半导体器件及制造方法，包括衬底、位于衬底上的氮化镓GaN层、位于GaN层上的氮化镓铝AlGaN层、开设有栅极接触孔、源极接触孔和漏极接触孔的介质层、栅极、源极、以及漏极；介质层位于AlGaN层的表面上，栅极接触孔位于源极接触孔和漏极接触孔之间；栅极包括自下向上依次填充栅极接触孔的氧化铝Al2O3层和金属层，源极包括填充源极接触孔的金属层，漏极包括填充漏极接触孔的金属层。通过本发明提供的方案，能够有效减小栅漏电，改善器件特性。
- 一种栅堆叠及其制造方法-201310358978.0
- 许高博;徐秋霞 - 中国科学院微电子研究所
- 2013-08-16 - 2017-08-29 - H01L29/51
- 本发明提供了一种栅堆叠，包括衬底；衬底上的栅介质层以及栅介质层上的栅电极，在栅介质层与栅电极的第一界面处和/或栅介质层与衬底的第二界面处形成有电偶极子，其中，n型器件的电偶极子为La‑O或Ta‑O，p型器件的电偶极子为Ti‑O或Al‑O，所述栅电极为金属栅。在栅介质层与栅电极和/或栅介质层与衬底的界面处形成了电偶极子，电偶极子会使界面处的能级发生变化，使得金属栅的平带电压移动，有利于器件功函数的调整。
- 栅极堆迭结构的制造方法-201210543673.2
- 林岳钦;张翼;庄庭维 - 财团法人交大思源基金会
- 2012-12-13 - 2017-07-11 - H01L29/51
- 本发明提供一种栅极堆迭结构及包含其的金属氧化物半导体元件以及其制作方法。上述晶体管的栅极堆迭结构，包含一基板；一半导体层，设置于该基板上；一栅极介电层，设置于该半导体层上，其中该栅极介电层包含交错堆迭的氧化镧(La2O3)及氧化铪(HfO2)所构成的复合氧化物层；以及一栅极电极层，设置于该栅极介电层上。
- 使用高介电常数栅介质的耐压器件及制备方法-201710057596.2
- 李俊宏;李平 - 电子科技大学
- 2017-01-26 - 2017-05-17 - H01L29/51
- 使用高介电常数栅介质的耐压器件及制备方法，涉及半导体功率器件。本发明的器件包括衬底和设置于衬底上的高介电常数栅介质层，其特征在于，所述高介电常数栅介质层由隔离材料分割为至少3个相互独立的区块。本发明的有益效果是，由于高K介质2被网格1分割成了多个部分，所以其热应力被分散，可避免退火时高K介质2的开裂。
- 半导体元件-201510718705.1
- 张俊彦;郑淳护;邱于建 - 财团法人交大思源基金会
- 2015-10-29 - 2016-10-26 - H01L29/51
- 本发明提供一种半导体元件，包括基底、第一介电层、导体层、铁电材料层与电荷捕获层。第一介电层设置在基底上。导体层设置在第一介电层上。铁电材料层与电荷捕获层堆叠设置在第一介电层与导体层之间。本发明的半导体元件，具有较佳的存储器特性与晶体管特性。
- 具有附加氧化物层的栅极结构及其制造方法-201510788201.7
- 林智伟;王智麟;郭康民;连承伟 - 台湾积体电路制造股份有限公司
- 2015-11-17 - 2016-10-26 - H01L29/51
- 本发明提供了一种半导体结构及其形成方法。半导体结构包括：衬底和形成在衬底上方的栅极结构。栅极结构包括：形成在衬底上方的栅极介电层和形成在栅极介电层上方的覆盖层。该栅极结构还包括形成在覆盖层上方的覆盖氧化物层和形成在覆盖氧化物层上方的功函金属层。该栅极结构还包括形成在功函金属层上方的栅电极层。
- 基于新型High-K材料的GeSn沟道场效应晶体管-201610182137.2
- 韩根全;张春福;周久人;汪银花;张进城;郝跃 - 西安电子科技大学
- 2016-03-28 - 2016-07-20 - H01L29/51
- 本发明公开了一种基于新型High‑K材料的GeSn沟道场效应晶体管，主要解决现有基于现有介质材料的场效应晶体管，静态功耗大的问题。其包括：衬底(1)、沟道(2)、绝缘介质薄膜(3)、栅电极(4)、源极(5)和漏极(6)，衬底(1)采用的单晶半导体材料；该沟道(2)，采用Sn组分为[0.05，0.12]的通GeSn复合材料；该绝缘介质薄膜(3)采用介电常数在3.9～80范围的高介电常数材料；该栅电极(4)和绝缘介质薄膜(3)自上而下覆盖沟道(2)的正上方。本发明可在不提高工艺成本且满足等效氧化层厚度的前提下，提高栅极介电层的物理厚度，降低栅极漏电流，减小静态功耗，进而提升场效应晶体管的整体性能。
- 一种具有高介电性能的MOF薄膜材料及其制备与应用-201510530875.7
- 李伟金;曹荣;高水英 - 中国科学院福建物质结构研究所
- 2015-08-26 - 2016-01-06 - H01L29/51
- 本发明涉及金属-有机框架化合物薄膜的制备和用途。该薄膜材料采用电化学组装法，以自主设计的具有新颖结构的金属-有机框架化合物{[H2N(CH3)2][Zn(TBTC)]}·2DMF·EtOH为主体，在金属锌片表面上自组装MOF薄膜。该薄膜材料展现出了很好的介电性能，并且组装成薄膜以后具有很好的机械性能和绝缘性能以及较高的击穿电压，在电子器件材料尤其是栅极介电材料方面具有潜在应用前景。
- 半导体部件-201510617160.5
- H-J.舒尔策;F.普菲尔施 - 英飞凌科技奥地利有限公司
- 2010-08-25 - 2015-12-23 - H01L29/51
- 本发明涉及半导体部件，该半导体部件包括半导体主体、位于半导体主体中的沟道区、与沟道区相邻的沟道控制电极、以及位于沟道区和沟道控制电极之间的介电层，其中介电层具有负温度系数的相对介电常数εr。
- 半导体器件及其制造方法-201510290946.0
- 井上真雄;丸山祥辉;齐藤朋也;吉富敦司 - 瑞萨电子株式会社
- 2015-05-29 - 2015-12-09 - H01L29/51
- 本公开涉及半导体器件及其制造方法。实现包括存储器元件的半导体器件的性能的改善。在半导体衬底之上，经由作为用于存储器元件的栅极绝缘膜的绝缘膜，形成用于存储器元件的栅极电极。绝缘膜包括依次远离衬底的第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜。第二绝缘膜具有电荷存储功能。第一绝缘膜和第三绝缘膜中的每一个绝缘膜的带隙大于第二绝缘膜的带隙。第四绝缘膜的带隙小于第三绝缘膜的带隙。第五绝缘膜的带隙小于第四绝缘膜的带隙。
- 一种InP/高κ栅介质堆栈结构及其制备方法-201210485630.3
- 屠海令;杨萌萌;杜军;魏峰;熊玉华;张心强 - 北京有色金属研究总院
- 2012-11-26 - 2014-06-04 - H01L29/51
- 本发明提供一种InP/高κ栅介质堆栈结构及其制备方法。该栅介质堆栈结构包括InP基片、在该InP基片上沉积的非晶HfO2-Gd2O3薄膜、以及采用物理气相沉积的金属栅电极。其制备方法包括如下步骤：(1)清洗InP基片，去除其表面的有机污染物、微尘、金属离子及氧化层；(2)采用氧化铪和氧化钆陶瓷靶材向InP基片上沉积HfO2-Gd2O3薄膜；(3)采用物理气相沉积法向HfO2-Gd2O3薄膜上沉积金属栅电极，得到InP/高κ栅介质堆栈结构。本发明的InP/高κ栅介质堆栈结构表现出优异的电学性能，具有较高的介电常数、较小的漏电流密度。本发明为III-V族半导体/高κ栅堆栈结构在集成电路中的应用提供了依据。
- 专利分类
