“H01L27/108”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1779个，建议您升级VIP下载更多相关专利

[发明专利]动态随机存取存储器-CN202210286521.2在审
发明人：冯立伟;张钦福 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-03-22 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种动态随机存取存储器，包括衬底，包括第一有源区、第一隔离区、第二有源区以及第二隔离区沿着一第一方向连续排列。第一位线位在第一有源区上。第二位线位在第二隔离区上。存储节点接触结构位在第一位线和第二位线之间，并且与第二有源区的顶面、第一隔离区的侧壁以及第二隔离区的侧壁直接接触。本发明之存储节点接触结构与第二有源区的顶面之间可具有较大的接触面积，因此可降低接触电阻。
动态随机存取存储器

[发明专利]掩埋沟道阵列晶体管及其制造方法-CN202011550573.3在审
发明人：崔锺武;金成基;刘金彪;杨涛;贺晓彬;李俊峰;王垚 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，所述衬底上刻蚀有栅沟槽；栅介质层，所述栅介质层位于所述栅沟槽的内壁表面；栅电极层，所述栅电极层位于所述栅沟槽的下部；盖层，所述盖层位于所述栅电极层的上方；其中，所述栅沟槽两侧的衬底中具有离子注入区域。在上述技术方案中，碳离子和硼离子在衬底上栅沟槽侧壁的存储节点和位线节点的注入，可以有效的改善栅电极层诱导漏极泄漏电流的增加，改善动态随机存储器单元的刷新特性。
掩埋沟道阵列晶体管及其制造方法

[发明专利]半导体结构及其制作工艺-CN202011551521.8在审
发明人：张铉瑀;许民;吴容哲;杨涛;贺晓彬;李俊杰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种半导体结构及其制作工艺，涉及半导体技术领域，包括：半导体衬底；蜂窝状分布的多个圆筒形电容器，多个电容器设置在衬底上，电容器包括呈沟槽状的下电极，位于下电极内壁的介质层和上电极构成第一电容，位于下电极外壁的介质层和上电极构成第二电容；至少一层支撑件，支撑件位于下电极的外壁，以对多个电容器形成支撑固定；其中，下电极的顶部高于最顶层的支撑层。在上述技术方案中，最顶层的支撑层的顶层上会被一层牺牲支撑层所覆盖，该牺牲支撑层就能够在电容器的形成过程中预留出电容器的形成空间，当最终将该牺牲支撑层去除掉以后，该层牺牲支撑层所让出的空间，可以用来形成电容器，有效的扩大电容器的容量。
半导体结构及其制作工艺

[发明专利]半导体存储器件及其制作方法-CN202011552732.3在审
发明人：金廷修;卢一泓;白国斌;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明公开半导体存储器件及其制作方法，涉及半导体制造技术领域，以形成侧壁垂直的电容器轮廓。该半导体存储器件包括衬底及电容器。衬底具有埋栅晶体管，电容器与埋栅晶体管的源区或漏区电连接。电容器的轮廓利用刻蚀速率从下向上递变的薄膜刻蚀形成。本发明提供的半导体存储器件及其制作方法用于半导体器件、电子设备制作。
半导体存储器件及其制作方法

[发明专利]掩埋沟道阵列晶体管及其制造方法-CN202011553616.3在审
发明人：崔锺武;金成基;熊文娟;蒋浩杰;李亭亭;崔恒玮;罗英 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，衬底上包括栅沟槽；栅介质层位于栅沟槽的内壁上；功函数层位于栅沟槽的下部且位于栅介质层的表面上；栅电极层位于栅沟槽的下部，并且栅电极的顶面低于功函数的顶面；盖层位于栅沟槽中且位于栅电极层上。在上述技术方案中，在该掩埋沟道阵列晶体管中，功函数层在沟槽深度方向的高度大于栅电极层的高度，因此可以有效的改善栅极诱导漏极泄漏电流的增加，改善动态随机存储器的刷新特性。
掩埋沟道阵列晶体管及其制造方法

[发明专利]一种半导体器件及其制造方法-CN202011555730.X在审
发明人：郭炳容;周娜;李俊杰;李琳;王佳 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供了一种半导体器件及其制造方法，该半导体器件包括一基底、形成在基底中的着陆焊盘图案、形成在基底上的下电极图案、形成在下电极图案之间的支撑结构。着陆焊盘图案包括多个呈阵列排列的着陆焊盘。下电极图案包括多个呈阵列排列的下电极，多个下电极与多个着陆焊盘一一对应；每个下电极为筒状结构，且每个下电极的底部与对应的着陆焊盘接触。支撑结构包括连接在纵向或横向任意相邻的两个下电极之间的支撑线。通过设置连接在纵向或横向任意相邻的两个下电极之间的支撑线，形成栅格状的支撑结构，以提高对下电极的支撑效果，防止下电极倾斜、弯曲或塌陷。
一种半导体器件及其制造方法

[发明专利]柱状电容器结构、柱状电容器的形成方法、DRAM和电子设备-CN202011547938.7在审
发明人：康大沃;杨涛;张月;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯(北京)半导体有限责任公司
申请日： 2020-12-23 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种柱状电容器结构、柱状电容器的形成方法、DRAM和电子设备，属于半导体技术领域，增加电容面积，提升电容器容量；同时解决现有电容器单元和外围区域因存在较大高度差而导致后续化学机械平坦化造成的凹陷问题。柱状电容器结构包括介质层包括电容器孔，与半导体衬底中的存储节点相连，孔侧壁为凹凸交替形状；下电极具有与电容器孔侧壁对应的凹凸交替形状；电介质层位于下电极上方；上电极位于电介质层上方，填充电容器孔；电介质层的上表面具有与上电极的外侧面对应的凹凸交替形状和下表面具有与下电极的上表面对应的凹凸交替形状。在电容器孔的整个侧壁形成为凹凸交替形状，增大下、上电极的相对表面积以增大电容器的电容。
柱状电容器结构形成方法 dram 电子设备

[发明专利]半导体存储器件-CN202111445439.1在审
发明人：李炅奂;金容锡;金一权;金熙中;赵珉熙;弘载昊 -专利权人：三星电子株式会社
申请日： 2021-11-30 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：提供了性能和可靠性改善的半导体存储器件。所述半导体存储器件包括：导电线，所述导电线在衬底上在第一方向上延伸；层间绝缘膜，所述层间绝缘膜包括在与所述第一方向相交的第二方向上延伸的单元沟槽，并且位于所述衬底上；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极在所述第一方向上彼此间隔开并且均在所述第二方向上延伸，并且位于所述单元沟槽内部；沟道层，所述沟道层位于所述单元沟槽内部并电连接到所述导电线，并且位于所述第一栅电极和所述第二栅电极上；以及栅极绝缘层，所述栅极绝缘层介于所述第一栅电极和所述沟道层之间以及所述第二栅电极和所述沟道层之间。
半导体存储器件

[发明专利]具有自对准铁电电容器的场效应晶体管（FET）及其制造方法-CN202111391498.5在审
发明人： S·希瓦拉曼;U·阿维奇;A·V·佩努马季哈;N·哈拉蒂普;S·H·宋;S-C·常 -专利权人：英特尔公司
申请日： 2021-11-23 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种具有自对准铁电电容器的场效应晶体管(FET)及其制造方法。其中一种存储器装置结构包括晶体管结构，该晶体管结构包括位于鳍的顶表面上方并且与鳍的侧壁相邻的栅电极，耦接到鳍的第一区域的源极结构和耦接到鳍的第二区域的漏极结构，其中栅电极位于第一区域和第二区域之间。栅极电介质层位于鳍和栅电极之间。该存储器装置结构还包括与晶体管结构耦接的电容器，该电容器包括栅电极、栅电极的基本平面的最顶部表面上的铁电层以及铁电层上的字线。
具有对准电容器场效应晶体管 fet 及其制造方法

[发明专利]具有铟镓锌氧化物的双晶体管增益单元存储器-CN202111393762.9在审
发明人：茂树冨嶋 -专利权人：英特尔公司
申请日： 2021-11-23 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本公开涉及具有铟镓锌氧化物的双晶体管增益单元存储器。提供了一种具有铟镓锌氧化物(IGZO)晶体管的双晶体管(2T)增益单元存储器的示例。示例包括IGZO晶体管，该IGZO晶体管被包括在动态随机存取存储器(DRAM)单元中。包括在DRAM单元中的IGZO晶体管被描述为在集成电路芯片或管芯的后端(BE)金属工艺堆叠中形成或创建。
具有铟镓锌氧化物双晶增益单元存储器

[发明专利]半导体存储器件与其制作方法-CN202210366983.5在审
发明人：张钦福 -专利权人：福建省晋华集成电路有限公司
申请日： 2020-04-30 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种半导体存储器件与其制作方法。该半导体存储器件包括：一半导体基板；字线结构，位在所述半导体基板中并往第一方向延伸；位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构；间隔物结构，位在所述字线结构正上方并介于所述位线结构之间，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空隙；以及接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接。
半导体存储器件与其制作方法

[发明专利]半导体结构及半导体结构的制造方法-CN202210266469.4在审
发明人：吴公一;刘欣然;徐亚超;陈龙阳 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-17 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构及半导体结构的制造方法，半导体结构包括：基底；第一导电结构，第一导电结构位于基底表面且沿第一方向间隔分布；第二导电结构，第二导电结构位于基底表面，且第二导电结构位于相邻第一导电结构之间；支撑结构，支撑结构位于基底表面，且位于第一导电结构与第二导电结构之间，支撑结构内设有沿第一方向排布的支撑层和被支撑层隔开的空腔，支撑结构沿第一导电结构的侧表面延伸，至少有利于解决相邻的导电结构之间短路的问题。
半导体结构制造方法

[发明专利]存储器、存储器的衬底结构及其制备方法-CN201911175485.7有效
发明人：周震 -专利权人：长鑫存储技术有限公司
申请日： 2019-11-26 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种存储器、存储器的衬底结构及存储器的衬底结构的制备方法。该制备方法包括：提供衬底；在衬底上形成包括多个间隔分布的条状图形的第一掩膜层，各条状图形均沿着同一方向延伸；形成覆盖第一掩膜层的第一介质层；在第一介质层上形成多个间隔分布的牺牲部，各牺牲部均覆盖于条状图形；向牺牲部之间的间隙填充第二介质；去除各牺牲部，并保留间隙内的第二介质，以形成第二掩膜层，第二掩膜层对应于各牺牲部的区域均形成暴露条状图形的通孔图形；以第一掩膜层和第二掩膜层为掩膜，逐层刻蚀至衬底内，以形成多个阵列排布的有源区。本公开能够方便地形成多个呈阵列排布的有源区。
存储器衬底结构及其制备方法

[发明专利]半导体结构的制造方法-CN202110226661.6有效
发明人：元大中;朴淳秉;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-01 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本发明实施例提供一种半导体结构的制造方法，半导体结构包括外围区和阵列区，制造方法包括：提供基底，外围区的基底包括有源层，有源层上还具有第一隔离层；阵列区的基底内具有埋入式字线，埋入式字线上还具有第二隔离层；埋入式字线包括层叠设置的第一导电层和第二导电层，第一导电层的材料与第二导电层的材料不同；采用干法刻蚀对第一隔离层和第二隔离层进行图形化处理，以形成第一通孔和第二通孔，第一通孔露出有源层的顶面，第二通孔露出第二导电层；对第二通孔露出的第二导电层进行湿法刻蚀，直至露出第一导电层的顶面。本发明实施例能够简化生产工艺，并提高半导体结构的性能。
半导体结构制造方法

[发明专利]存储单元及其制造方法-CN202110286295.3有效
发明人：吴公一 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-17 - 公布日： 2022-06-24 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种存储单元及其制造方法，存储单元包括：垂直晶体管，部分设置于基底中，所述垂直晶体管从下到上设置有源极、栅极、漏极，所述栅极连接字线，所述源极连接位线；存储接触结构，包括：埋入部，位于第一槽中，所述第一槽的侧面被隔离结构包裹，所述埋入部的下表面连接所述垂直晶体管的漏极；凸出部，位于所述埋入部之上并与所述埋入部的上表面连接，所述凸出部为柱状结构；存储电容，具有下极板、介质层、上极板，所述下极板贴附所述凸出部的侧表面，所述介质层贴附所述下极板和所述凸出部的上表面，所述上极板贴附所述介质层。本公开实施例可以提高存储单元的结构强度以及排布密度。
存储单元及其制造方法