专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果79个,建议您升级VIP下载更多相关专利
  • [发明专利]多工位钻攻铣一体机-CN202311071951.3在审
  • 陈琳;徐亚超;张留保 - 温州飞驰自动化设备有限公司
  • 2023-08-24 - 2023-10-24 - B23P23/02
  • 一种多工位钻攻铣一体机,包括底板、转台组件、钻攻组件、铣削组件,所述转台组件可转动地安装于所述底板,所述钻攻组件和所述铣削组件安装于所述底板,所述转台组件的周向均匀设有多个夹具,所述夹具可打开或关闭从而夹持或释放工件;多个侧面钻攻组件均匀设置于所述转台组件的侧面,至少一个顶面钻攻组件对应于所述转台组件的顶面设置,所述铣削组件对应于所述转台组件的顶面设置。
  • 多工位钻攻铣一体机
  • [发明专利]半导体结构的制备方法及半导体结构-CN202310943290.2在审
  • 刘欣然;徐亚超;张瑞奇;严勋 - 长鑫科技集团股份有限公司
  • 2023-07-27 - 2023-09-19 - H01L21/8238
  • 本公开提供了一种半导体结构的制备方法,其包括:提供衬底,衬底包括阵列区、第一外围区和第二外围区;在衬底上形成依次层叠的第一硬掩模层和第二硬掩模层,第一硬掩模层和第二硬掩模层均具有露出第一外围区的开口,第一硬掩模层的材料不同于第二硬掩模层的材料;以第二硬掩模层为掩模,在第一外围区上形成第一外延层,第一外延层的材料不同于衬底的材料;去除第二硬掩模层;以第一硬掩模层为掩模,在第一外延层上形成第二外延层,第二外延层的材料不同于第一外延层的材料;以及,去除第一硬掩模层。
  • 半导体结构制备方法
  • [发明专利]半导体结构及其形成方法-CN202310625229.3在审
  • 赵永丽;徐亚超 - 长鑫存储技术有限公司
  • 2023-05-29 - 2023-09-05 - H10B12/00
  • 本公开是关于半导体技术领域,涉及一种半导体结构及其形成方法,该形成方法包括:提供衬底,衬底包括有源区,有源区包括源极区、沟道区、以及连接源极区和漏极区的沟道区;衬底内设有字线沟槽,字线沟槽穿过沟道区;形成随形覆盖字线沟槽的内壁的掺杂层,掺杂层内的掺杂离子的掺杂类型与源极区和漏极区的掺杂类型相同,且与沟道区的掺杂类型不同;对掺杂层进行处理,以使掺杂层转化为第一栅介质层,并使掺杂层内的掺杂离子向源极区、沟道区以及漏极区内扩散;形成随形覆盖第一栅介质层的第二栅介质层;在字线沟槽内形成字线结构。本公开的形成方法可提高器件稳定性和沟道控制能力。
  • 半导体结构及其形成方法
  • [发明专利]半导体结构及其形成方法、动态随机存储器的制造方法-CN202210173838.5在审
  • 吴公一;徐亚超;吴小飞 - 长鑫存储技术有限公司
  • 2022-02-24 - 2023-09-05 - H01L21/768
  • 本申请提供了一种半导体结构及其形成方法、动态随机存储器的制造方法。所述半导体结构的形成方法,包括:提供衬底,所述衬底包括中心区域和边界区域,所述边界区域位于所述中心区域的外围且邻接所述中心区域,所述衬底的上表面具有第一介质层,所述第一介质层中具有若干孔洞,所述孔洞底部暴露所述衬底,所述孔洞中填充有第二介质层;刻蚀部分所述第二介质层,以在所述第一介质层间形成凹槽;在所述边界区域的凹槽上形成阻挡层;用湿法刻蚀去除所述中心区域的剩余所述第二介质层。上述技术方案,通过在第一介质层及第二介质层上表面形成阶梯形界面,避免后续进行湿法刻蚀时,腐蚀液渗透到边界区域造成半导体结构的损坏,提高了半导体结构的良率。
  • 半导体结构及其形成方法动态随机存储器制造
  • [发明专利]半导体结构及其制造方法-CN202310304369.0有效
  • 赵永丽;张瑞奇;徐亚超 - 长鑫存储技术有限公司
  • 2023-03-27 - 2023-08-15 - H10B12/00
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制造方法,包括:基底,基底内具有字线沟槽;介质层,介质层覆盖字线沟槽的底部与侧壁;字线,字线位于介质层内壁且填充部分字线沟槽,字线的顶部具有沿竖直方向凸起的凸出部;隔离层,隔离层填充凸出部至少一侧的凹陷;绝缘层,绝缘层位于字线和隔离层上方且填充满字线沟槽,绝缘层的介电常数小于隔离层的介电常数。本公开实施例提供的半导体结构及其制造方法,至少有利于改善GIDL效应。
  • 半导体结构及其制造方法
  • [发明专利]半导体结构及其制备方法-CN202210012128.4在审
  • 吴小飞;吴公一;徐亚超 - 长鑫存储技术有限公司
  • 2022-01-06 - 2023-07-18 - H01L21/60
  • 本发明公开了一种半导体结构及其制备方法,半导体结构的制备方法包括:提供基底,基底内形成有焊盘;于基底上形成第一电介质层;于第一电介质层内形成开口,开口暴露出焊盘;于开口内形成重布线层,重布线层与焊盘电连接;重布线层的宽度小于开口的宽度。焊盘及第一电介质层相较于传统RDL技术保持不变,于开口内形成的重布线层的宽度小于开口的宽度,本申请重布线层不具有传统RDL技术形成的凹陷及侧壁,有利于WAT探针扎针,不会造成重布线层大量残屑污染,能够很好的保护探针卡,保证探针卡和晶圆的洁净度。
  • 半导体结构及其制备方法
  • [发明专利]存储器及其形成方法-CN202210016780.3在审
  • 吴公一;徐亚超;杨校宇 - 长鑫存储技术有限公司
  • 2022-01-07 - 2023-07-18 - H10B12/00
  • 本公开涉及一种存储器及其形成方法。所述存储器的形成方法包括如下步骤:形成基底,所述基底包括衬底,所述衬底上包括位线结构、以及与所述位线结构相邻的电容接触层,所述位线结构包括位线、位于所述位线顶面的位线盖层、以及覆盖于所述位线的侧壁和部分所述位线盖层的侧壁的位线隔离层,所述电容接触层覆盖所述位线隔离层的部分侧壁;形成至少覆盖所述位线隔离层的侧壁的停止层;形成覆盖所述电容接触层的顶面的电容转接层;以所述停止层作为刻蚀截止层刻蚀所述位线隔离层,于所述位线隔离层中形成空气隙。本公开避免了过多的横向蚀刻,从而降低了电容转接层与位线之间发生短路的概率。
  • 存储器及其形成方法
  • [发明专利]半导体结构及其制备方法-CN202310196712.4有效
  • 徐亚超 - 长鑫存储技术有限公司
  • 2023-03-03 - 2023-06-02 - H10B12/00
  • 本公开涉及一种半导体结构及其制备方法,半导体结构的制备方法包括以下步骤。提供衬底,衬底具有阵列区、外围区及位于阵列区和外围区之间的过渡区;在衬底中形成沟槽结构,以于阵列区内定义出阵列排布的多个第一有源区,且于过渡区内定义出多个虚拟有源区,其中,多个虚拟有源区沿第二方向延伸并沿第一方向间隔排布,第一方向和第二方向相互垂直,第一有源区的延伸方向不同于第二方向;于沟槽结构内形成隔离结构;形成字线沟槽,其中,字线沟槽沿第一方向延伸穿过多个虚拟有源区、多个第一有源区中的部分第一有源区、以及位于过渡区和阵列区中的隔离结构,字线沟槽的端部位于过渡区内;于字线沟槽内形成字线结构。
  • 半导体结构及其制备方法
  • [发明专利]半导体结构及其制造方法-CN202111242965.8在审
  • 吴公一;吴小飞;徐亚超 - 长鑫存储技术有限公司
  • 2021-10-25 - 2023-04-28 - H10B12/00
  • 本申请实施例公开一种半导体结构及其制造方法,半导体结构的制造方法包括:在一基底上形成接触孔;在接触孔的表面形成第一掺杂层,并对第一掺杂层进行退火处理;在第一掺杂层上形成至少一层第二掺杂层,并对每一第二掺杂层进行退火处理;在第二掺杂层上形成第三掺杂层,以填满接触孔;其中,第二掺杂层的厚度大于第三掺杂层的厚度,第三掺杂层的厚度大于第一掺杂层的厚度。退火处理不仅能够修复第一掺杂层/第二掺杂层内部的晶格失配和晶格缺陷问题,还能够改善第一掺杂层/第二掺杂层的表面粗糙度,使第一掺杂层/第二掺杂层的晶粒生长更加均匀,由此改善在形成第一掺杂层/第二掺杂层后就出现封口问题,形成良好的填充效果。
  • 半导体结构及其制造方法
  • [发明专利]半导体测试单元制造方法和位线接触结构电阻测试方法-CN202111231583.5在审
  • 吴公一;徐亚超 - 长鑫存储技术有限公司
  • 2021-10-22 - 2023-04-25 - H01L21/66
  • 本公开提供一种半导体测试单元制造方法以及位线接触结构电阻测试方法。半导体测试单元制造方法包括:在切割道区域制作多个有源区组,每个有源区组包括沿第一方向排列的多个第一有源区;对有源区组进行一次蚀刻,以形成多个测试有源区,每个测试有源区包括沿第一方向并列连接的两个第二有源区;在多个测试有源区上制作多个位线接触结构,每个位线接触结构连接一个第二有源区;在多个位线接触结构上形成延第三方向平行延伸的多条位线;在连接同一个测试有源区的相邻两条位线上分别制作第一测试点和第二测试点,第一测试点靠近一条位线的第一端,第二测试点靠近另一条位线的第二端。本公开实施例可以准确测试半导体电路中位线接触结构电阻。
  • 半导体测试单元制造方法接触结构电阻
  • [发明专利]一种氮掺杂锐钛矿/板钛矿二氧化钛及其制备方法和应用-CN202010905553.7有效
  • 李贞子;徐亚超;周卫;王世杰 - 齐鲁工业大学
  • 2020-09-01 - 2022-11-11 - B01J21/06
  • 本发明提供一种氮掺杂锐钛矿/板钛矿二氧化钛及其制备方法和应用,属于催化剂制备技术领域。所述氮掺杂锐钛矿/板钛矿二氧化钛制备方法包括:S1、将N,N‑二甲基甲酰胺和甲醇溶液均匀混合后加入对苯二甲酸继续搅拌,直至溶液澄清;S2、将水溶液加入上述混合溶液中;然后向其中加入钛酸四丁酯并不断搅拌得粘稠液体;S3、将步骤S2制得粘稠液体进行高温反应处理;S4、将步骤S3高温反应后产物进行纯化处理得白色沉淀;S5、将步骤S4得到的白色沉淀进行煅烧即得。经试验验证,在不具有助催化剂的情况下,本发明制备得到的氮掺杂锐钛矿/板钛矿二氧化钛可在可见光下实现高效产氢性能,且具有良好的稳定性,可反复多次循环使用。
  • 一种掺杂锐钛矿板钛矿二氧化及其制备方法应用

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top