|
|
钻瓜专利网为您找到相关结果 13个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其制备方法-CN202210320417.0在审
-
吴润平;金泰均;元大中;朴淳秉
-
长鑫存储技术有限公司
-
2022-03-29
-
2023-10-24
-
H10B12/00
- 本发明涉及一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底，所述衬底包括阵列区域和与所述阵列区域相连接的外围区域；于所述阵列区域上设置多个焊垫，相邻所述焊垫之间形成有隔离沟槽；于所述隔离沟槽的侧壁形成待刻路径层。上述半导体结构的制备方法，在形成焊垫之后，于焊垫之间的隔离沟槽侧壁形成待刻路径层，待刻路径层可以与阵列区域中的待刻材料层相接触，因此可以在阵列区域和外围区域形成平整的表面后，再依次去除待刻路径层和待刻材料层；由于外围区域具有平整的表面，因此可以在其表面形成高质量的保护材料层，避免外围区域中的器件或材料层被破坏，从而提高产品良率。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制作方法-CN202210186665.0在审
-
吴润平;张俊;金泰均;元大中;朴淳秉
-
长鑫存储技术有限公司
-
2022-02-28
-
2023-09-08
-
H10B12/00
- 本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决易出现栅诱导漏极泄漏电流现象、半导体结构的良率较低的技术问题，该制作方法包括：在衬底中形成多条间隔设置且沿第一方向延伸的沟槽，并在沟槽的侧壁和底壁形成第一绝缘层；在第一绝缘层表面形成第一导电层；采用第一刻蚀工艺去除部分第一导电层至初始深度；采用第二刻蚀工艺去除剩余的第一导电层至目标深度。通过至少两次刻蚀工艺去除第一导电层至目标深度，控制第一刻蚀工艺和/或第二刻蚀工艺，可以在刻蚀第一导电层时减少对第一绝缘层的损伤，从而保证第一绝缘层的厚度，减少或者避免栅诱导漏极泄漏电流现象，进而提高半导体结构的良率。
- 半导体结构及其制作方法
- [发明专利]半导体结构及其制备方法-CN202210711030.8在审
-
吴润平;崔相弦;朴淳秉
-
长鑫存储技术有限公司
-
2022-06-22
-
2022-11-01
-
H01L21/8242
- 本公开涉及一种半导体结构及其制备方法。所述方法包括：提供衬底，在衬底上方形成模具叠层结构及存储节点网状结构；模具叠层结构包括沿远离衬底方向交替层叠的模具层和支撑层；模具叠层结构具有网格图案，存储节点网状结构位于所述网格图案内；采用一次构图工艺，将最顶层支撑层、最顶层模具层及次顶层支撑层图形化，暴露出部分次顶层模具层；去除次顶层模具层，暴露出对应位于次顶层模具层下表面的支撑层；自上而下依序将模具叠层结构中剩余的支撑层图形化，并基于图形化后的支撑层去除对应位于其下表面的模具层。本公开可以简化模具叠层结构的去除工艺，抑制关键尺寸偏差，并减少部分支撑层的受损程度，以提高良率及降低生产成本。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制备方法-CN202210503343.4在审
-
吴润平;金泰均;元大中;朴淳秉
-
长鑫存储技术有限公司
-
2022-05-10
-
2022-08-05
-
H01L21/768
- 本公开实施例涉及一种半导体结构及其制备方法。该方法包括：包括阵列区和外围区的基底，阵列区靠近外围区的边缘处形成有依次叠置的导电层、引出层、第一隔离层和介质层，外围区形成有第二隔离层和所述介质层，其中，导电层、引出层以及第一隔离层位于基底表面之下，第二隔离层以及介质层位于基底表面之上；于阵列区靠近外围区的边缘处形成第一沟槽，第一沟槽依次贯穿介质层、第一隔离层以及引出层以暴露出导电层，于外围区形成第二沟槽，第二沟槽依次贯穿介质层和第二隔离层以暴露出基底；其中，当第一沟槽贯穿第一隔离层并暴露出引出层后，采用湿法刻蚀工艺刻蚀去除被暴露出的引出层，直至暴露出导电层。避免了在第二沟槽下方的基底中形成凹槽。
- 半导体结构及其制备方法
- [发明专利]半导体结构及其制作方法-CN202210250077.9在审
-
吴润平;金泰均;元大中;朴淳秉
-
长鑫存储技术有限公司
-
2022-03-14
-
2022-07-08
-
H01L23/48
- 本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构良率较低的技术问题，该半导体结构包括：衬底、覆盖衬底的第一绝缘层、保护层和接触结构；衬底包括多个间隔设置的有源区，有源区包括第一接触区；第一绝缘层设置有接触孔，接触孔延伸至衬底，以暴露第一接触区；保护层位于接触孔的侧壁上，且至少覆盖暴露在接触孔内的第一绝缘层；接触结构填充在接触孔内且与第一接触区电连接。通过在接触结构和第一绝缘层之间设置保护层，该保护层可以减少或者避免第一绝缘层受到损伤，保证第一绝缘层的绝缘性能，从而减少或者避免接触结构和第一接触区以外的其他结构导通，以提高半导体结构的良率。
- 半导体结构及其制作方法
- [发明专利]半导体结构及其制备方法-CN202210445327.4在审
-
吴润平;马丽;金泰均;元大中;朴淳秉
-
长鑫存储技术有限公司
-
2022-04-26
-
2022-07-08
-
H01L27/108
- 本发明涉及一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底；于衬底中形成多个平行间隔排布的沟槽；于沟槽中形成字线结构，字线结构包导电层和包覆导电层底面和侧壁的介质层，其中，介质层的上表面低于衬底的上表面，导电层的上表面低于或齐平于介质层的上表面；形成封口层，封口层覆盖导电层和介质层的上表面。上述半导体结构的制备方法，通过将导电层的上表面设置为低于或齐平于介质层的上表面，可以确保导电层不会被介质层暴露而发生漏电；并且，由于介质层低于衬底表面，因此可以在形成封口层后，将导电层和介质层完全封闭在衬底中，防止后续的刻蚀工艺对字线结构中的介质层造成损耗。
- 半导体结构及其制备方法
- [发明专利]半导体结构的制造方法-CN202110226661.6有效
-
元大中;朴淳秉;平尔萱
-
长鑫存储技术有限公司
-
2021-03-01
-
2022-06-24
-
H01L27/108
- 本发明实施例提供一种半导体结构的制造方法，半导体结构包括外围区和阵列区，制造方法包括：提供基底，外围区的基底包括有源层，有源层上还具有第一隔离层；阵列区的基底内具有埋入式字线，埋入式字线上还具有第二隔离层；埋入式字线包括层叠设置的第一导电层和第二导电层，第一导电层的材料与第二导电层的材料不同；采用干法刻蚀对第一隔离层和第二隔离层进行图形化处理，以形成第一通孔和第二通孔，第一通孔露出有源层的顶面，第二通孔露出第二导电层；对第二通孔露出的第二导电层进行湿法刻蚀，直至露出第一导电层的顶面。本发明实施例能够简化生产工艺，并提高半导体结构的性能。
- 半导体结构制造方法
- [发明专利]半导体结构及其形成方法-CN202110267911.0有效
-
元大中;朴淳秉;平尔萱
-
长鑫存储技术有限公司
-
2021-03-11
-
2022-03-22
-
H01L29/423
- 本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底，基底内具有围成凹槽的栅介质层，凹槽的延伸方向平行于基底表面，源区和漏区位于凹槽顶部的相对两侧；第一栅极，包括第一功函数层和第一导电层，第一功函数层覆盖凹槽底面和部分侧壁，第一导电层覆盖第一功函数层表面；第二栅极，包括第二功函数层和第二导电层，第二栅极层叠于第一栅极上且顶面低于基底表面，第二功函数层覆盖凹槽部分侧壁，第二导电层填充于第二功函数层围成的区域内，在垂直于基底表面的方向上，单位厚度的第二导电层的电阻小于单位厚度的第一导电层的电阻。本发明实施例有利于减小半导体结构的漏电流。
- 半导体结构及其形成方法
|
