“H01L27/108”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1779个，建议您升级VIP下载更多相关专利

[发明专利]无电容DRAM单元-CN202080083660.4在审
发明人： C·佐塔;C·康维蒂诺;L·克佐诺玛兹;S·卡格 -专利权人：国际商业机器公司
申请日： 2020-11-17 - 公布日： 2022-07-15 - 主分类号： H01L27/108 文献下载
摘要：一种无电容DRAM单元(200)包括异质结构、在第一方向上邻接该异质结构的栅极结构(106、107)、在垂直于该第一方向的第二方向上邻接该异质结构的漏极结构(108)、以及在与该第二方向相反的方向上邻接该异质结构的源极结构(104)，该异质结构包括一个或多个半导体的沟道层(610、612)和一个或多个电绝缘的阻挡层(620、622、624)，该沟道层(610、612)和该阻挡层(620、622、624)在该第一方向上交替地堆叠。
电容 dram 单元

[发明专利]多晶硅接触薄膜的沉积方法-CN202110020454.5在审
发明人：李相遇;安重镒;金成基;熊文娟;蒋浩杰;李亭亭;崔恒玮;罗英 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-01-07 - 公布日： 2022-07-12 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种多晶硅接触薄膜的沉积方法。一种多晶硅接触薄膜的沉积方法，包括：提供一待沉积多晶硅接触薄膜的半导体结构；向所述半导体结构通入氢气进行烘烤，烘烤温度为400～600℃，压力为0.1～10torr；然后在所述半导体结构上沉积多晶硅薄膜。本发明能够高效率地清除衬底上氧化层杂质，避免氧化层杂质对多晶硅接触薄膜电阻的不利影响，实现良好的欧姆接触，提高电性能。
多晶接触薄膜沉积方法

[发明专利]一种半导体电容器结构及其制造方法、存储器、电子设备-CN202110020461.5在审
发明人：许民;张铉瑀;吴容哲;杨涛;贺晓彬;高建峰 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-01-07 - 公布日： 2022-07-12 - 主分类号： H01L27/108 文献下载
摘要：本公开能够提供一种半导体电容器结构及其制造方法、存储器、电子设备。该半导体电容器结构包括：半导体基底、焊垫、阻挡层、下电极、下支撑件及上支撑件等。在半导体基底上形成有间隔分布的多个焊垫，阻挡层形成于半导体基底上，焊垫处于阻挡层中，下电极底部位于焊垫上。上支撑件设置于相邻的下电极的侧壁之间，上支撑件上具有形成于相邻的两个下电极之间的第一通孔。下支撑件设置于相邻的下电极的侧壁之间，下支撑件上具有形成于相邻的两个下电极之间的第二通孔，且第一通孔与第二通孔相对设置。本公开的半导体电容器结构稳定性更强，可提高电容器的高宽比，所以基于本公开制造的半导体电容器的容量大。本公开具有工艺简单、成本低等优点。
一种半导体电容器结构及其制造方法存储器电子设备

[发明专利]多晶硅的沉积方法及接触插塞的制造方法-CN202110020532.1在审
发明人：崔锺武;金成基;熊文娟;蒋浩杰;李亭亭;崔恒玮;罗英 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-01-07 - 公布日： 2022-07-12 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及多晶硅的沉积方法及位线/存储节点接触插塞的制造方法。一种多晶硅的沉积方法，包括：提供一待沉积多晶硅的半导体结构；将所述半导体结构置于沉积炉中，升温至T1后，保持恒温，在恒温下进行第一阶段硅沉积；然后按一定速率升温至T2，在升温过程中同时不断沉积硅，完成第二阶段硅沉积；继续使温度保持在T2，保持恒温，在恒温下进行第三阶段硅沉积；其中，T1和T2的范围均为300～650℃，并且T2＞T1。本发明用于凹槽内沉积时具有较高的台阶覆盖率，并且由于在升温过程中完成了部分硅沉积，沉积效率相比现有技术大幅提高。
多晶沉积方法接触制造

[发明专利]动态随机存取存储器及其形成方法-CN202110723193.3有效
发明人：华文宇;骆中伟 -专利权人：芯盟科技有限公司
申请日： 2021-06-28 - 公布日： 2022-07-12 - 主分类号： H01L27/108 文献下载
摘要：一种动态随机存取存储器及其形成方法，其中动态随机存取存储器包括：衬底，衬底包括若干沟道柱区，沟道柱区包括若干间隔排布的第一沟道柱和若干第二沟道柱，若干第一沟道柱具有第一中轴线，若干第二沟道柱具有第二中轴线，第一中轴线与第二中轴线不重合；位于第一沟道柱和第二沟道柱的表面的栅极氧化层；位于衬底上的若干字线，每个字线环绕覆盖一个沟道柱区中的若干第一沟道柱和若干第二沟道柱表面的栅极氧化层，使得在沟道柱区中最终形成的若干晶体管呈并联连接。由于在每个沟道柱区中相邻的第一沟道柱之间增加了一个第二沟道柱，能够提升动态随机存取存储器的集成度。另外第一中轴线与第二中轴线不重合，能够减少相邻晶体管之间发生短接问题。
动态随机存取存储器及其形成方法

[实用新型]半导体存储装置-CN202220517452.7有效
发明人：张钦福;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-03-10 - 公布日： 2022-07-12 - 主分类号： H01L27/108 文献下载
摘要：半导体存储装置，包括阵列区以及围绕着阵列区的周围区。阵列区包括多个有源区以及位于有源区之间的第一绝缘层。周围区包括周围结构、围绕着周围结构的第二绝缘层，以及围绕着第二绝缘层的第三绝缘层。至少一埋入式字线，延伸穿过阵列区及周围区，其中埋入式字线切过第二绝缘层的部分包括颈部轮廓，为埋入式字线沿线的最高电阻值处。当半导体存储装置包括多条埋入式字线，本实用新型可使埋入式字线之间具有较一致的电阻值及信号延迟时间。
半导体存储装置

[实用新型]半导体结构-CN202220325100.1有效
发明人：许耀光;蔡建成;郑俊义;吴建山;贾世元;周芷伊 -专利权人：福建省晋华集成电路有限公司
申请日： 2022-02-17 - 公布日： 2022-07-12 - 主分类号： H01L27/108 文献下载
摘要：本实用新型公开了一种半导体结构，包括排列成阵列的多个有源图案以及包围所述多个有源图案的周围图案。至少一个分支图案连接在周围图案的内侧边缘上。分支图案与有源图案具有相同的延伸方向，且周围图案的端部与紧邻的有源图案的端部切齐。分支图案可使有源图案阵列与周围图案之间具有较均匀的图案密度，帮助绝缘层较容易完全填充有源图案和周围图案之间的间隙。
半导体结构

[发明专利]集成组合件及形成集成组合件的方法-CN202080075090.4在审
发明人：杨立涛;S·普卢居尔塔;刘海涛 -专利权人：美光科技公司
申请日： 2020-10-16 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：一些实施例包含一种集成组合件，其具有含有半导体材料的有源区。所述有源区包含在所述半导体材料内的第一、第二及第三源极/漏极区，包含在所述半导体材料内且在所述第一源极/漏极区与所述第二源极/漏极区之间的第一沟道区，且包含在所述半导体材料内且在所述第二源极/漏极区与所述第三源极/漏极区之间的第二沟道区。所述半导体材料包含选自周期表第13族的至少一种元素。数字线与所述第二源极/漏极区电耦合。第一晶体管栅极操作性地接近所述第一沟道区。第二晶体管栅极操作性地接近所述第二沟道区。第一存储元件与所述第一源极/漏极区电耦合。第二存储元件与所述第三源极/漏极区电耦合。一些实施例包含形成集成组合件的方法。
集成组合形成方法

[发明专利]半导体结构及半导体结构的制作方法-CN202110003765.0在审
发明人：祝啸 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-04 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括衬底、存储节点接触以及电容隔离结构，存储节点接触位于衬底上；电容隔离结构位于衬底上，且覆盖存储节点接触的侧壁，电容隔离结构包括第一气隙。通过使得电容隔离结构包括第一气隙，以此降低电感耦合效应，提高半导体结构的性能。
半导体结构制作方法

[发明专利]存储器件、半导体结构及其形成方法-CN202110003956.7在审
发明人：和娟娟;黄信斌 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-04 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种存储器件、半导体结构及其形成方法，涉及半导体技术领域。该形成方法包括：提供衬底，衬底包括阵列区和位于阵列区外围的金属互连区；在金属互连区形成金属互连结构，金属互连结构包括多个叠层设置的金属布线层和连接于各金属布线层之间的多个连接柱，每层金属布线层均包括间隔分布的多个金属条，且相邻两层金属布线层的金属条错位分布，位于同一层的相邻两个金属条分别通过连接柱与其正下方的同一金属条连接。本公开的形成方法可提高产品良率，延长器件使用寿命。
存储器件半导体结构及其形成方法

[发明专利]集成电路电容器件及其制备方法-CN202110004419.4在审
发明人：郁梦康;苏星松;白卫平 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-04 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种集成电路电容器件及其制备方法，制备方法包括：提供衬底；于衬底的上表面形成交替层叠的牺牲层及支撑层，并在支撑层及牺牲层内形成电容孔；于电容孔的侧壁及底部形成下电极；于支撑层上形成开口，开口暴露出牺牲层，并基于开口去除牺牲层；于下电极的表面形成包括交替层叠的电介质层结构和界面层的叠层结构，电介质层结构包括第一电介质材料层，界面层包括具有比第一电介质材料层的带隙能量高的第二电介质材料层；对叠层结构进行热处理，热处理后的第一电介质材料层为晶态相，热处理后的第二电介质材料层为非晶态相；于叠层结构的表面形成上电极；其中，上电极或下电极与电介质层结构之间至少具有界面层。
集成电路电容器件及其制备方法

[发明专利]半导体结构制作方法及半导体结构-CN202110004433.4在审
发明人：曹新满;刘忠明;夏军;白世杰 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-04 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本发明实施例属于半导体制作技术领域，涉及一种半导体结构制作方法及半导体结构，用于解决边缘区对应的第二图形转移层厚度与核心区对应的第二图形转移层厚度差较大，会对后续制程造成影响的问题。该半导体结构制作方法包括：在导电层上形成第一图形转移层；在第一图形转移层上形成具有第一孔形图案的第一掩膜层，以第一掩膜层为掩膜蚀刻第一图形转移层以形成第一孔洞；形成第二图形转移层。第一图形转移层形成第一孔洞，在通过旋转涂布的方式形成第二图形转移层时，填充在第一孔洞内的第二图形转移层较少，位于第一图形转移层上的第二图形转移层较多，可以降低核心区和边缘区内第二图形转移层的厚度差，进而避免影响后续制程。
半导体结构制作方法

[发明专利]半导体结构的制造方法及半导体结构-CN202110004912.6在审
发明人：程明霞;陈洋 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-04 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种半导体结构的制造方法及半导体结构，涉及半导体技术领域，该半导体结构的制造方法包括：提供基底，并于基底上依次层叠形成初始导电层、初始第一介质层、初始第一掩膜层、初始第二介质层、初始第二掩膜层和具有图案的光刻胶层；以光刻胶层作为掩模版刻蚀部分初始第二掩膜层、部分初始第二介质层和部分初始第一掩膜层，以形成具有梯形结构的第二介质层，且梯形结构为上小下大的结构，这样可以增加第二介质层的结构强度，防止在蚀刻过程中第二介质层因厚度过高发生倾斜或者弯曲，进而在以第二介质层作为掩模版形成位线结构的过程中，可以避免位线结构发生倾斜或者弯曲，提高了半导体结构的良率。
半导体结构制造方法

[发明专利]位线接触结构的形成方法及半导体结构-CN202110005940.X在审
发明人：石夏雨 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-05 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本发明提出一种位线接触结构的形成方法，包含以下步骤：在形成有字线和保护层的衬底的表面依次设置第一、第二掩膜层及光刻胶，图案化光刻胶；利用图案化后的光刻胶依次刻蚀第二、第一掩膜层，形成贯穿第一、第二掩膜层的第一开口；在第二掩膜层表面设置牺牲层，牺牲层覆盖第一开口的侧壁和底壁，形成开口宽度小于第一开口的第二开口；利用第二开口在保护层表面刻蚀形成相对应的第三开口，并同时去除剩余的牺牲层，以暴露出第一开口；利用第一开口和第三开口刻蚀贯穿保护层并在衬底表面形成位线接触孔，位线接触孔包含第一孔部和第二孔部，第一孔部开口于保护层表面，第二孔部的孔径小于第一孔部的孔径，并开口于第一孔部的底壁。
接触结构形成方法半导体

[发明专利]半导体器件及其制备方法、存储装置-CN202110005942.9在审
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-05 - 公布日： 2022-07-08 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及半导体技术领域，提出一种半导体器件及其制备方法、存储装置。该半导体器件包括衬底、第一字线和第二字线；衬底上交替且并列设置有第一字线沟槽和第二字线沟槽；第一字线设于第一字线沟槽内；第二字线设于第二字线沟槽内；其中，第一字线沟槽的宽度大于第二字线沟槽的宽度，且第一字线沟槽的深度小于第二字线沟槽的深度，以使第一字线的宽度大于第二字线的宽度，第一字线的高度小于第二字线的高度，且第一字线的阈值电压大于第二字线的阈值电压。该半导体器件能够减少字线性能的失配。
半导体器件及其制备方法存储装置