“平尔萱”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果72个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制作方法-CN202010887358.6有效
发明人：王连红;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-08-28 - 公布日： 2023-10-24 - 主分类号： H01L29/861 文献下载
摘要：本发明涉及半导体技术领域，提出一种半导体器件及其制作方法，该半导体器件包括：衬底、半导体结构、绝缘层、导电层；所述半导体结构位于所述衬底的一侧，包括第一半导体结构和第二半导体结构，所述第一半导体结构和所述第二半导体结构形成PN结；所述绝缘层位于所述半导体结构背离所述衬底的一侧；所述导电层位于所述绝缘层背离所述衬底的一侧，且所述导电层在所述衬底的正投影与所述PN结在所述衬底的正投影至少部分重合。所述导电层用于减小所述第一半导体结构和所述第二半导体结构形成的PN结的势垒，从而增加在相同电压下所述PN结的电流密度。
半导体器件及其制作方法

[发明专利]半导体结构及其形成方法、存储器及其形成方法-CN202010344169.4有效
发明人：朱一明;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-04-27 - 公布日： 2023-09-29 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，一种存储器及其形成方法，所述半导体结构的形成方法包括：提供衬底，所述衬底上形成有牺牲层和位于牺牲层上的有源层；刻蚀有源层和所述牺牲层形成沿第一方向延伸的有源线；形成填充各有源线之间间距的第一隔离层；刻蚀所述有源线端部形成开口，且所述开口侧壁暴露出所述牺牲层；沿所述开口去除所述牺牲层，在所述有源线底部与所述衬底之间形成间隙；在所述间隙内填充导电材料，形成沿第一方向延伸的位线。所述半导体结构的形成方法有利于提高晶体管的集成度及性能，从而提高存储器的存储密度。
半导体结构及其形成方法存储器

[发明专利]埋入式栅极制备方法和半导体器件制备方法-CN202010365052.4有效
发明人： 平尔萱;白杰;杨蒙蒙 -专利权人：长鑫存储技术有限公司
申请日： 2020-04-30 - 公布日： 2023-09-26 - 主分类号： H01L29/423 文献下载
摘要：本申请涉及一种埋入式栅极制备方法和半导体器件制备方法，其中，该埋入式栅极制备方法包括：在衬底的有源区上开设沟槽；在沟槽底部填入栅极结构，并暴露出栅极结构上方沟槽侧壁；通过外延生长工艺在所暴露的沟槽侧壁上生长外延层，外延层未闭合沟槽；在沟槽内填充隔离层。通过上述制备方法形成的栅极结构，具有较高的集成度，且栅导电层的电阻较小，所形成的结构电性性能较好。
埋入栅极制备方法半导体器件

[发明专利]半导体结构及其形成方法、存储器及其形成方法-CN202010343511.9有效
发明人：朱一明;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-04-27 - 公布日： 2023-09-12 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，一种存储器及其形成方法。所述半导体结构的形成方法包括：提供衬底，所述衬底上形成有牺牲层和位于所述牺牲层上的有源层；对所述有源层和所述牺牲层进行图形化，形成凹槽，所述凹槽将所述有源层和所述牺牲层分割为若干有源区；在所述凹槽内形成包围所述有源区的第一隔离层；对所述有源区内的有源层进行图形化，形成若干分立的有源图形，所述有源图形至少有一侧壁或端部与所述第一隔离层连接；沿相邻所述有源图形之间的开口去除所述牺牲层，形成位于所述有源图形底部与所述半导体衬底之间的间隙；在所述间隙内形成位线。上述方法能够减小晶体管的平面尺寸，提高存储器的存储密度。
半导体结构及其形成方法存储器

[发明专利]用于侧向硬模凹槽减小的混合碳硬模-CN202310649955.9在审
发明人：托马斯·琼万·权;程睿;阿布海杰特•巴苏•马利克;平尔萱;安在洙 -专利权人：应用材料公司
申请日： 2017-01-04 - 公布日： 2023-08-22 - 主分类号： H01L21/3213 文献下载
摘要：本公开内容的实施方式涉及改善的硬模材料和用于基板的图案化和蚀刻的方法。多个硬模可与图案化和蚀刻工艺共同使用以实现先进的装置架构。在一个实施方式中，第一硬模和第二硬模设置于基板上，所述基板具有设置于所述基板上的各种材料层。在第一蚀刻工艺期间可使用第二硬模以图案化第一硬模。可在第一硬模和第二硬模上沉积第三硬模，并且可使用第二蚀刻工艺以在材料层中形成通道。
用于侧向凹槽减小混合碳硬模

[发明专利]半导体结构及其形成方法、存储器及其形成方法-CN202010343487.9有效
发明人：朱一明;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-04-27 - 公布日： 2023-08-22 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，一种存储器及其形成方法，半导体结构的形成方法包括：提供衬底，所述衬底上形成有牺牲层和位于牺牲层上的有源层；刻蚀有源层和牺牲层至衬底表面，形成若干平行排列的沿第一方向延伸的有源线；在相邻所述有源线之间的开口内填充以形成第一隔离层；刻蚀有源线端部，形成开孔；沿开孔去除牺牲层，在有源线底部与衬底之间形成间隙；在间隙内填充导电材料，形成沿第一方向延伸的位线；对有源线进行图形化，形成分立的若干有源柱，若干有源柱沿第一方向和第二方向阵列排列；在有源柱表面形成半导体柱。上述半导体结构的形成方法有利于提高晶体管的集成度及性能，提高存储器的存储密度。
半导体结构及其形成方法存储器

[发明专利]一种半导体结构及其制作方法-CN202010300660.7有效
发明人：吴玉雷;吴保磊;王晓光;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-04-16 - 公布日： 2023-07-14 - 主分类号： H10N50/01 文献下载
摘要：本发明实施例提供了一种半导体结构及其制作方法。其中半导体结构的制作方法包括：提供衬底；在所述衬底上形成第一屏蔽层；形成贯穿所述第一屏蔽层的第一电极；在所述第一电极上形成存储结构；在所述存储结构的顶部和侧壁形成第二屏蔽层，所述第一屏蔽层与所述第二屏蔽层共同构成屏蔽层；形成贯穿所述屏蔽层且与所述存储结构电连接的第二电极。本发明中，通过先形成第一屏蔽层，然后再依次形成第一电极、存储结构和第二屏蔽层，所述第一屏蔽层和所述第二屏蔽层形成包覆所述存储结构的屏蔽层，可更好的屏蔽外部电磁场对所述存储结构的干扰，确保信息能够被正确存储以及读写。
一种半导体结构及其制作方法

[发明专利]半导体结构的制造方法及半导体结构-CN202110050700.1有效
发明人： 平尔萱;白杰;黄娟娟 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-14 - 公布日： 2023-06-30 - 主分类号： H10B12/00 文献下载
摘要：本发明实施例提供一种半导体结构的制造方法及半导体结构，半导体的制造方法包括：提供基底；在所述基底上形成层叠设置的电接触层、底部阻挡层和导电层；所述导电层的材料包括钼。本发明实施例能够减小半导体结构的电阻，提高半导体结构的导电性能。
半导体结构制造方法

[发明专利]用于侧向硬模凹槽减小的混合碳硬模-CN201780006952.6有效
发明人：托马斯·琼万·权;程睿;阿布海杰特·巴苏·马利克;平尔萱;安在洙 -专利权人：应用材料公司
申请日： 2017-01-04 - 公布日： 2023-06-06 - 主分类号： H01L21/3213 文献下载
摘要：本公开内容的实施方式涉及改善的硬模材料和用于基板的图案化和蚀刻的方法。多个硬模可与图案化和蚀刻工艺共同使用以实现先进的装置架构。在一个实施方式中，第一硬模和第二硬模设置于基板上，所述基板具有设置于所述基板上的各种材料层。在第一蚀刻工艺期间可使用第二硬模以图案化第一硬模。可在第一硬模和第二硬模上沉积第三硬模，并且可使用第二蚀刻工艺以在材料层中形成通道。
用于侧向凹槽减小混合碳硬模

[发明专利]半导体器件及其形成方法-CN202010434420.6有效
发明人：朴淳秉;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-05-21 - 公布日： 2023-04-18 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。所述半导体器件的形成方法包括如下步骤：形成衬底，所述衬底内具有沟槽，所述沟槽内具有覆盖于所述沟槽内壁的栅介质层、覆盖于部分所述栅介质层表面的阻挡层、以及填充于所述阻挡层表面的第一栅极层；去除部分所述阻挡层，形成位于所述第一栅极层与所述栅介质层之间的凹槽；形成至少覆盖所述凹槽内壁和所述第一栅极层顶面的沟道介质层；形成至少部分填充所述凹槽内内侧的第二栅极层。本发明减小了GIDL效应，并降低了埋入式栅极内部的接触电阻。
半导体器件及其形成方法

[发明专利]存储器的制造方法和存储器-CN202011018109.X有效
发明人： 平尔萱;周震;张令国 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-24 - 公布日： 2023-02-28 - 主分类号： H10B12/00 文献下载
摘要：本发明实施例提供一种存储器的制造方法和存储器，存储器的制造方法包括：提供基底以及多个分立的伪位线接触层，基底内具有多个有源区，且每一伪位线接触层与有源区连接；在伪位线接触层的顶部形成伪位线结构；形成填充相邻伪位线结构之间的区域的牺牲层，且牺牲层位于伪位线结构侧壁以及伪位线接触层侧壁；在形成牺牲层之后，去除伪位线结构，形成露出伪位线接触层的通孔；去除伪位线接触层，形成位于基底内的通孔；形成填充基底内的通孔的位线接触层，位线接触层与有源区电连接。如此，以填充通孔的方法形成位线接触层，可以避免去除伪位线结构时对位线接触层造成损伤或残留杂质，从而提高存储器的运行速率。
存储器制造方法

[发明专利]半导体结构及其制备方法-CN202110598899.1在审
发明人：肖德元;王晓光;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-31 - 公布日： 2022-12-16 - 主分类号： H01L27/22 文献下载
摘要：本发明提供一种半导体结构及其制备方法，其能够在衬底内形成埋入式位线，并形成垂直晶体管及位于所述垂直晶体管上的磁隧道结单元，大大改善了现有的半导体结构的性能，满足小型化的需求。
半导体结构及其制备方法

[发明专利]半导体器件及其制备方法-CN202110526020.2在审
发明人：肖德元;平尔萱;邱云松;白卫平;郁梦康;苏星松;周震 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-14 - 公布日： 2022-11-15 - 主分类号： H01L21/8242 文献下载
摘要：本发明提供一种半导体器件及其制备方法，所述半导体器件采用垂直无结晶体管与柱状电容叠加设置的结构，垂直无结晶体管的源极、漏极和沟道区的掺杂类型一致，不再形成PN结，因而避免了掺杂突变所产生的阈值电压漂移和漏电流增加等问题。同时，无结晶体管可以抑制短沟道效应，在几个纳米尺寸下仍然可以工作，另外，本发明半导体器件制备方法还可以进一步提高存储器的集成度和性能。
半导体器件及其制备方法

[发明专利]半导体结构及其制造方法-CN202110431359.4在审
发明人：肖德元;郁梦康;苏星松;白卫平;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L27/108 文献下载
摘要：本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：基底；半导体位线，半导体位线位于基底上；半导体通道，半导体通道位于半导体位线表面，在沿基底指向半导体位线的方向上，半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区，第一掺杂区与半导体位线相接触，且半导体位线与半导体通道具有相同的半导体元素；字线，字线环绕沟道区设置；介质层，介质层位于半导体位线与字线之间，且还位于字线远离基底的一侧；电容结构，电容结构位于第二掺杂区远离沟道区的一侧，且电容结构与第二掺杂区相接触。本发明实施例有利于在提高半导体结构的集成密度的同时，降低半导体结构工作时的功耗。
半导体结构及其制造方法

[发明专利]存储器的制作方法及存储器-CN202110407967.1在审
发明人： 平尔萱;周震;白卫平;苏星松;郁梦康 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-15 - 公布日： 2022-10-21 - 主分类号： H01L21/8242 文献下载
摘要：本发明提供一种存储器的制作方法及存储器，涉及存储技术领域，用于解决难以形成深宽比较大的电容结构、存储器的良率较低的技术问题。该存储器的制作方法包括：提供基底，基底包括核心区和外围区，核心区设置有多个电容接触垫；在基底上形成第一极板，第一极板中形成有多个第一孔洞结构，多个第一孔洞结构与多个电容接触垫一一对应；在第一孔洞结构的侧壁上形成介电层，介电层围成有第二孔洞结构；在第二孔洞结构中形成第二极板，第二极板与电容接触垫电连接。通过先形成第一极板，第一极板对介电层和第二极板进行支撑，便于形成具有较大的深宽比的电容结构，提高存储器的良率。
存储器制作方法

1
2
3
4
5
下一页»
尾页
共 72 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top