“H01L27/108”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1779个，建议您升级VIP下载更多相关专利

[发明专利]一种无电容DRAM单元结构及制造方法-CN202210514715.3在审
发明人：杨尚博;许高博;殷华湘;罗军 -专利权人：中国科学院微电子研究所
申请日： 2022-05-12 - 公布日： 2022-08-05 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种无电容DRAM单元结构及制造方法。一种无电容DRAM单元结构包括由下至上依次堆叠的：半导体衬底、第一隔离层、下部源漏层、下部有源区、下部栅介质层、下部栅电极层、第二隔离层、上部源漏层、上部有源区层、上部栅介质层、上部栅电极层；下部源漏层包括被第一凹槽间隔开的下部源极和下部漏极，第一凹槽底部与第一隔离层接触；上部源漏层包括被第二凹槽间隔开的上部源极和上部漏极，第二凹槽底部与第二隔离层接触；下部栅电极层与上部源漏层通过设置于第二隔离层内的接触孔电连接。本发明的DRAM单元结构中上下两个晶体管完全重叠，节约了单元面积，提高了集成密度，并且可以实现栅电极光刻板的复用，减少制造成本。
一种电容 dram 单元结构制造方法

[发明专利]沿着栅极区具有空隙的集成组合件及形成导电结构的方法-CN202080089129.8在审
发明人： S·D·唐 -专利权人：美光科技公司
申请日： 2020-12-08 - 公布日： 2022-08-05 - 主分类号： H01L27/108 文献下载
摘要：一些实施例包含具有半导体材料结构的集成组合件，所述半导体材料结构具有第一源极/漏极区、第二源极/漏极区，及所述第一及第二源极/漏极区之间的沟道区。所述半导体材料结构具有第一侧及相对的第二侧。第一导电结构与所述第一侧相邻，并且可操作地接近所述沟道区以门控地控制所述第一及第二源极/漏极区通过所述沟道区的耦合。第二导电结构与所述第二侧相邻并且通过包含空隙的中介区与所述第二侧间隔开。一些实施例包含形成集成组合件的方法。
沿着栅极具有空隙集成组合形成导电结构方法

[发明专利]半导体连接结构及其制造方法-CN202110147466.4在审
发明人：李俊霖 -专利权人：华邦电子股份有限公司
申请日： 2021-02-03 - 公布日： 2022-08-05 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种半导体连接结构及其制造方法。此半导体连接结构包括具有阵列区的基板、第一沟槽、金属线、功函数层及接触结构。阵列区包括中心区域及围绕中心区域的边缘区域。第一沟槽形成于基板中，且沿着第一方向自中心区域延伸至边缘区域。第一沟槽在中心区域中具有第一部分，且在边缘区域中具有较宽的第二部分。金属线及功函数层形成于第一沟槽中。接触结构形成于边缘区域的第一沟槽中接触结构位于金属线之上且直接接触金属线。接触结构的底部被功函数层围绕。
半导体连接结构及其制造方法

[发明专利]半导体结构及其制造方法-CN202210383474.3在审
发明人：程仲良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-13 - 公布日： 2022-08-05 - 主分类号： H01L27/108 文献下载
摘要：本文中阐述的一些实施方案提供一种半导体结构。所述半导体结构可包括在逻辑器件的第一侧处设置在半导体结构的载体晶圆上的逻辑器件。所述半导体结构可包括设置在逻辑器件的第二侧上的介电结构，所述第二侧与所述第一侧相对。所述半导体结构可包括形成在介电结构上的存储器件。
半导体结构及其制造方法

[发明专利]存储单元及其数据读写方法、制备方法及存储器-CN202210417384.1在审
发明人：李毅达;周冰;程振;林龙扬;张国飙;沈美;朱泉舟 -专利权人：南方科技大学
申请日： 2022-04-20 - 公布日： 2022-08-05 - 主分类号： H01L27/108 文献下载
摘要：本发明公开了一种存储单元及其数据读写方法、制备方法及存储器，存储单元包括：第一晶体管与第二晶体管；第一晶体管包括：第一栅极、位于第一栅极底面的第一介电层以及位于第一介电层底面的第一沟道层、第一源极与第一漏极；第二晶体管包括：第二栅极、位于第二栅极顶面的第二介电层以及位于第二介电层顶面的第二沟道层、第二源极与第二漏极；第二栅极与第一漏极连接；第二介电层包括：铁电层，铁电层位于第二源极与第二漏极的底面。本发明采用两个晶体管堆叠的存储单元结构进行数据读写，不仅消除了存储电容对尺寸缩小的影响，还避免了存储电容的结构互连的长度较长的问题，从而减小了互连线的距离，减小了电路延迟，提高了存储器的整体性能。
存储单元及其数据读写方法制备存储器

[发明专利]微控制器及其制作方法-CN201811647753.6有效
发明人：唐莹;袁骁霖 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-12-29 - 公布日： 2022-08-05 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种微控制器及其制作方法，所述微控制器包括逻辑控制基板以及设置在所述逻辑控制基板上的至少一个存储器裸芯和至少一个非存储器裸芯，所述逻辑控制基板包括半导体器件层以及互连介质层，所述半导体器件层中形成有中央处理器和至少一个逻辑控制器，所有的所述存储器裸芯以并排或堆叠的方式设置在所述互连介质层上，且至少一个所述存储器裸芯通过所述互连介质层中相应的电互连结构电连接所述中央处理器；所有的所述非存储器裸芯以并排或堆叠的方式设置在所述互连介质层上，并通过所述互连介质层中相应的电互连结构电连接对应的所述逻辑控制器。本发明可减少在集成电路器件制造工艺阶段所需的版图以及一些不必要的虚拟结构，能降低成本。
控制器及其制作方法

[发明专利]包含包括能带偏移材料的传递字线的设备以及相关方法和系统-CN202111442832.5在审
发明人： V·N·K·尼拉帕拉;D·C·潘迪 -专利权人：美光科技公司
申请日： 2021-11-30 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：本申请案涉及包含包括能带偏移材料的传递字线的设备以及相关方法和系统。所述设备包括在半导电材料内延伸的有源字线、邻近于所述半导电材料内的所述有源字线而延伸的传递字线、邻近于所述传递字线的隔离区，以及邻近于所述传递字线和所述隔离区的能带偏移材料。所述半导电材料展现第一能带隙，且所述能带偏移材料展现第二不同能带隙。
包含包括能带偏移材料传递设备以及相关方法系统

[发明专利]存储器单元和具有存储器单元的半导体存储器件-CN202210105163.0在审
发明人：金承焕 -专利权人：爱思开海力士有限公司
申请日： 2022-01-28 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：本发明提供了一种高度集成的存储器单元和包括该存储器单元的半导体存储器件。根据本发明，一种半导体存储器件包括：衬底；有源层，其与衬底间隔开，在与衬底平行的方向上延伸，并包括薄体沟道；位线，其在与衬底垂直的方向上延伸并连接至有源层的一侧；电容器，其连接至有源层的另一侧；以及第一字线和第二字线，其在与薄体沟道交叉的方向上延伸，薄体沟道插入在第一字线和第二字线之间，其中薄体沟道的厚度小于第一字线和第二字线的厚度。
存储器单元具有半导体存储器件

[发明专利]半导体存储器件-CN202210110562.6在审
发明人：李元锡;柳民泰;宋宇彬;李基硕;李玟洙;赵珉熙 -专利权人：三星电子株式会社
申请日： 2022-01-29 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：一种半导体存储器件，包括：在第一方向上延伸的位线；第一和第二有源图案，在第一方向上交替地设置并在位线上，并且第一和第二有源图案中的每个包括水平部分和垂直部分；第一字线，设置在第一有源图案的水平部分上以与位线交叉；第二字线，设置在第二有源图案的水平部分上以与位线交叉；以及提供在第一和第二字线之间的第一间隙区域中或者在第一和第二有源图案的垂直部分之间的第二间隙区域中的中间结构。彼此相邻的第一和第二有源图案可以被设置成相对于彼此对称。
半导体存储器件

[发明专利]动态随机存取存储器及其制造方法-CN202110141098.2在审
发明人：魏宏谕;彭培修;张维哲 -专利权人：华邦电子股份有限公司
申请日： 2021-02-01 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种动态随机存取存储器及其制造方法。此动态随机存取存储器包括埋入式字线、位线、位线接触结构、电容接触结构及气隙结构。埋入式字线形成于基板中，且沿着第一方向延伸。位线形成于基板上，且沿着第二方向延伸。位线接触结构形成于位线下方。电容接触结构相邻于位线，且受到气隙结构所环绕。气隙结构包括第一气隙及第二气隙分别位于电容接触结构的第一侧及第二侧。第一气隙暴露出位于基板中的浅沟隔离结构。第二气隙暴露出基板的顶表面。本发明可明显降低位线与电容接触结构之间的寄生电容。延伸进入浅沟隔离结构中的气隙结构，有利于降低位线接触结构与电容接触结构的电阻值，并且能够更进一步降低寄生电容。
动态随机存取存储器及其制造方法

[发明专利]用于半导体结构图案化的方法-CN202010264585.3有效
发明人： S·科尔克马兹;D·D·史莱伦;S·巴拉克里希南;D·拉伊;S·萨帕;P·A·帕杜阿诺 -专利权人：美光科技公司
申请日： 2020-04-07 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：本公开涉及用于半导体结构图案化的方法。描述了与去除硬掩模有关的方法、设备和系统。示例方法包含在具有在工作表面上的第一硅酸盐材料的半导体结构上图案化硅硬掩模。所述方法进一步包含在所述第一硅酸盐材料上形成第一氮化物材料。所述方法进一步包含在所述第一氮化物材料上形成第二硅酸盐材料。所述方法进一步包含在所述第二硅酸盐材料上形成第二氮化物材料。所述方法进一步包含使用经过图案化的硬掩模形成穿过所述半导体结构的开口，以形成支撑支柱。所述方法进一步包含在所述半导体结构上形成硅内衬材料。所述方法进一步包含使用湿法蚀刻工艺去除所述硅内衬材料。
用于半导体结构图案方法

[实用新型]半导体存储装置-CN202123011925.0有效
发明人：叶长福;陈旋旋;上官明沁;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-12-01 - 公布日： 2022-08-02 - 主分类号： H01L27/108 文献下载
摘要：本申请公开一种本半导体存储装置，来优化最终生产的存储装置的电性。本申请提供的一种半导体存储装置包括：衬底，上表面形成有接触窗，内部形成有有源区，所述有源区暴露于所述接触窗；阻挡层，位于所述衬底上表面；衬垫，位于所述接触窗内，上表面高于所述阻挡层的上表面，且所述衬垫并与所述接触窗暴露的有源区相接触，且所述衬垫至少包括第一材料层，所述第二材料层的最下表面低于所述第一材料层的最上表面。
半导体存储装置

[发明专利]半导体装置-CN202210237042.1在审
发明人：姜慧如;后藤贤一;凌嘉佑;谢佑刚;林仲德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-11 - 公布日： 2022-07-29 - 主分类号： H01L27/108 文献下载
摘要：本公开提出一种半导体装置。半导体装置包括第一薄膜晶体管与第二薄膜晶体管、位元线、第一电容器结构及第二电容器结构。第一薄膜晶体管与第二薄膜晶体管，包括半导体金属氧化物板位于基板上，以及一组多个电极结构位于半导体金属氧化物板上并沿着第一水平方向自一侧至另一侧含有第一源极、第一栅极、漏极、第二栅极与第二源极。位元线位于半导体金属氧化物板上并电性连接至漏极，且沿着第一水平方向横向延伸。第一电容器结构包括第一导电节点，其电性连接至第一源极。第二电容器结构包括第二导电节点，其电性连接至第二源极。
半导体装置

[发明专利]半导体器件-CN202110125689.0在审
发明人：刘志拯 -专利权人：长鑫存储技术有限公司
申请日： 2021-01-29 - 公布日： 2022-07-29 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种半导体器件，其包括：浅沟槽隔离结构，位于衬底内，其具有交替排布的第一区域和第二区域，所述第一区域的宽度大于所述第二区域的宽度，在所述第一区域依次设置第一填充层和第二填充层，在所述第二区域设置第一填充层；其中，在所述第一区域内，所述第一填充层的高度小于所述第二填充层的高度。本发明的优点在于，在第一区域形成鞍形浅沟槽隔离结构，以减小字线结构干扰期间的陷阱中心，并减小后续形成的相邻的字线结构的重叠区域，进而降低寄生电容，减小漏电，提高半导体器件的性能。
半导体器件

[发明专利]3D存储芯片-CN202110129972.0在审
发明人：任奇伟;王嵩;李晓骏 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-01-29 - 公布日： 2022-07-29 - 主分类号： H01L27/108 文献下载
摘要：本申请实施例通过提供一种3D存储芯片，解决了现有存储芯片寄生电阻电容大、使用硅通孔技术而带来的制造成本高、RC延迟大，功耗大，散热差的问题。上述3D存储芯片，包括相互堆叠的存储部分和控制部分，上述存储部分与上述控制部分通过混合键合方式相连接。其中，所述混合键合方式为通过金属导体使所述存储部分的连接焊盘和所述控制部分的连接焊盘相连接，所述存储部分设置有存储阵列，所述存储芯片的功能电路设置在所述控制部分。
存储芯片