“超结肖特基”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果300197个，建议您升级VIP下载更多相关专利

[发明专利]一种新型碳化硅肖特基结极深紫外探测器及其制备方法-CN202010309443.4有效
发明人：王致远;陆海;周东;徐尉宗 -专利权人：南京大学
申请日： 2020-04-20 - 公布日： 2022-03-18 - 主分类号： H01L31/0224 文献下载
摘要：本发明公开了一种新型碳化硅肖特基结极深紫外探测器及其制备方法，该新型碳化硅肖特基结极深紫外探测器，包括从下到上依次相接的n型欧姆接触电极、衬底、n型低掺外延层和n型肖特基接触电极，n型肖特基接触电极沿周边设有金属导电电极本发明有效规避了传统p‑i‑n结构常规紫外探测器在应用于极深紫外波段探测时，发生的极深紫外光子在表面高掺杂p型层中的强吸收，有效提升了极深紫外波段探测器的量子效率；进一步，通过将肖特基电极结构优化为不完全填充结构，更加有效地降低了极深紫外光子在金属电极表面的反射与吸收，进一步提升了肖特基结探测器在极深紫外波段尤其是真空紫外波段的量子效率。
一种新型碳化硅肖特基结极深紫探测器及其制备方法

[实用新型]一种结势垒肖特基结构的二极管-CN201922355717.9有效
发明人：郑柳 -专利权人：重庆伟特森电子科技有限公司
申请日： 2019-12-25 - 公布日： 2020-10-02 - 主分类号： H01L29/872 文献下载
摘要：一种结势垒肖特基结构二极管的结构，具体包括：第一导电类型的衬底；在衬底上表面设有第一导电类型的外延层，以及衬底与外延层之间设有第一导电类型的缓冲层；设置于外延层上表面的肖特基接触电极；衬底下表面设有欧姆接触电极，衬底与欧姆接触电极之间设有第二隔离介质层；设置于外延层上表面两侧的第二导电类型阱区；在肖特基接触电极下表面两侧设有与第二导电类型阱区相对应并且等宽的第一隔离介质层；本实用新型将肖特基二极管和PiN结构结合在一起，通过PN结势垒排除隧穿电流对最高阻断电压的限制，使得结势垒肖特基(JBS)结构相比于肖特基(SBD)器件，在反向模式下，可以在不牺牲正向导通压降的基础上，具有更低的反向漏电流，和更高的阻断电压。
一种结势垒肖特基结构二极管

[发明专利]一种宽禁带半导体器件及其制作方法-CN201710060381.6在审
发明人：张振中;孙军;和巍巍;汪之涵;颜剑 -专利权人：深圳基本半导体有限公司
申请日： 2017-01-24 - 公布日： 2017-05-31 - 主分类号： H01L29/06 文献下载
摘要：本发明提出一种宽禁带半导体器件及其制作方法，所述宽禁带半导体器件包括肖特基部分，用于在正常电压状态下导通电流；PN结部分，用于在发生电流浪涌时与肖特基部分共同导通电流，所述PN结部分包括至少一个增加有效面积的结构，所述增加有效面积的结构用于在PN结表面面积不变的情况下，增大PN结的实际有效面积，从而使器件具有更高的浪涌电流能力。本发明的宽禁带半导体器件的制作方法，通过沟槽刻蚀，和对沟槽的底部、侧壁进行小角度倾斜离子注入掺杂，形成齿状P型掺杂区，在保持肖特基和PN结表面面积不变的情况下，增大了PN结的实际有效面积，使得由此方法制得的宽禁带半导体器件具有更高的浪涌电流能力
一种宽禁带半导体器件及其制作方法

[发明专利]一种掩埋PN结势垒肖特基二极管-CN201210346537.4无效
发明人：关仕汉;李勇昌;彭顺刚;邹锋;王常毅 -专利权人：桂林斯壮微电子有限责任公司
申请日： 2012-09-18 - 公布日： 2014-03-26 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种掩埋PN结势垒肖特基二极管，其通过在原有硅外延层的上方增设一层附加硅外延层，这样有多个掩埋体掩埋在附加外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。
一种掩埋 pn 结势垒肖特基二极管

[实用新型]一种掩埋PN结势垒肖特基二极管-CN201220475976.0有效
发明人：关仕汉;李勇昌;彭顺刚;邹锋;王常毅 -专利权人：桂林斯壮微电子有限责任公司
申请日： 2012-09-18 - 公布日： 2013-05-22 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开一种掩埋PN结势垒肖特基二极管，其通过在原有硅外延层的上方增设一层附加硅外延层，这样有多个掩埋体掩埋在附加外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。
一种掩埋 pn 结势垒肖特基二极管

[发明专利]一种场效应管及其制备方法-CN201910597741.5在审
发明人：姚金才;杨良;陈宇 -专利权人：深圳爱仕特科技有限公司
申请日： 2019-07-04 - 公布日： 2019-08-30 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种场效应管，以及制备这种场效应管的制备方法，通过将场效应管中的阱区分离开来，并在相邻两个阱区之间的区域不进行离子注入而选择在其上部通过生长金属来制备肖特基接触，使周边阱区和外延形成的PN结与肖特基接触共同组成一个结势垒肖特基二极管，并且在使用过程中通过使这个结势垒肖特基二极管替代器件自身的寄生PIN二极管或在外部反并联使用的外部快恢复二极管，使得器件具有更低的导通压降，更低的功率损耗及更快的工作效率，也降低了工业成本。
场效应管制备结势垒肖特基二极管肖特基接触阱区寄生PIN二极管快恢复二极管导通压降工业成本工作效率功率损耗反并联外部离子金属生长替代

[发明专利]一种集成肖特基二极管的槽栅VDMOS器件-CN201310350487.1有效
发明人：任敏;宋洵奕;吴明进;杨文韬;单亚东;顾鸿鸣;宋文龙;李泽宏;张金平;张波 -专利权人：电子科技大学
申请日： 2013-08-13 - 公布日： 2013-12-11 - 主分类号： H01L29/78 文献下载
摘要：一种集成肖特基二极管的槽栅VDMOS器件，属于半导体器件技术领域。本发明在常规槽栅VDMOS器件槽栅结构两侧的漂移区中分别增加一个有肖特基结金属和体电极导电材料构成的附加结构；其中肖特基结金属上与源极金属接触，下与体电极导电材料接触，其余下表面和侧面部分与漂移区相接触形成肖特基结
一种集成肖特基二极管 vdmos 器件

[发明专利]用于爆炸箔起爆器的肖特基结平面爆炸开关及其制备方法-CN201310292522.9有效
发明人：朱朋;胡博;沈瑞琪;叶迎华;付帅;李东乐;梁振华 -专利权人：南京理工大学
申请日： 2013-07-12 - 公布日： 2013-10-09 - 主分类号： F42B3/13 文献下载
摘要：本发明公开了一种用于爆炸箔起爆器的肖特基结平面爆炸开关及其制备方法，所述开关包括硅基衬底、硅基衬底上的SiO2绝缘层、金属铜层和肖特基结桥区层；本发明与现有技术相比其显著优点：（1）开关尺寸小，制作成本低，利用MEMS（微机电系统）技术易于与爆炸箔起爆系统集成，实现爆炸箔起爆系统的微型化；（2）含肖特基结的开关触发电压低，能够抗杂散电流，具有一定的安全性，并且通过控制肖特基结的数量达到激发能量可控；（3
用于爆炸起爆肖特基结平面开关及其制备方法

[发明专利]一种反向恢复特性好的RC-IGBT芯片及其制造方法-CN202010165552.3有效
发明人：阳平 -专利权人：上海擎茂微电子科技有限公司
申请日： 2020-03-11 - 公布日： 2022-06-17 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种反向恢复特性好的RC‑IGBT芯片，本发明的反向恢复特性好的RC‑IGBT芯片，其FRD区内相邻发射沟槽区之间设置有与发射极电极形成欧姆接触的第二P型基区，第二P型基区的两侧设有与发射极电极形成肖特基接触的P型肖特基结区，并且第二P型基区的深度大于P型肖特基结区的深度，P型肖特基结区的掺杂浓度低于第二P型基区的掺杂浓度，第一P型基区的掺杂浓度与第二P型基区的掺杂浓度相等。
一种反向恢复特性 rc igbt 芯片及其制造方法

[发明专利]一种用于III-V族氮化物功率器件有源区与终端结构的制作方法-CN201811202453.7在审
发明人：韩绍文;杨树;焦若辰;杜鑫;盛况 -专利权人：浙江大学
申请日： 2018-10-16 - 公布日： 2019-04-09 - 主分类号： H01L29/06 文献下载
摘要：该方法可以用于制作III‑V族氮化物材料结势垒肖特基二极管结构。本结构中，外延层包括低掺杂浓度的N型漂移层以及高掺杂浓度的P型外延层。通过以上方法可以局部钝化P区并与阳极形成肖特基接触，进而制成GaN结势垒肖特基结势垒二极管。通过以上方法也可以得到不同有效掺杂的区域，从而在器件结边缘制作终端，提高器件耐压。能够在P型III‑V族氮化物中降低P型导电率，从而制成结势垒肖特基、各型终端、IGBT、MOSFET等半导体器件或相关结构。
结势垒肖特基功率器件终端结构制作氮化物钝化源区氢离子结势垒肖特基二极管终端半导体器件氮化物材料肖特基接触二极管阳极有效掺杂低掺杂高掺杂结势垒镁离子器件结外延层耐压离子激活

[发明专利]集成SBD的碳化硅MOSFET器件及其制备方法-CN202111539417.1在审
发明人：罗烨辉;王亚飞;郑昌伟;王志成;刘启军;刘小东;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-12-15 - 公布日： 2022-03-22 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。
集成 sbd 碳化硅 mosfet 器件及其制备方法

[发明专利]低正向压降快恢复时间的功率二极管及制造方法-CN201210290623.8有效
发明人：罗清威;房宝青;左燕丽 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-08-15 - 公布日： 2014-03-12 - 主分类号： H01L27/06 文献下载
摘要：发明公开了一种具有低正向压降快恢复时间的功率二极管，是在传统MOSFET的体区与外延之间内置肖特基二极管，将MOSFET正面的源极和栅极用表面金属直接短接形成器件的阳极，背面是器件的阴极。器件开启时，MOS器件导通，此时器件自身的PN结二极管和集成的肖特基二极管都未开启，器件的正向电流将沿着MOS的沟道流到阴极；器件关断时，MOS结构表面的导电沟道消失，N型外延内的载流子将通过肖特基结形成的耗尽层抽走，由于肖特基结相对于PN结有更快的恢复时间，此器件N型外延内的载流子会比传统PN结器件消失得更快，即可形成低正向导通压降和快关断时间的半导体器件。
正向压降快恢复时间功率二极管制造方法

[实用新型]一种新型功率半导体器件及其边缘终端结构-CN201620612815.X有效
发明人：詹创发 -专利权人：深圳市快星半导体电子有限公司
申请日： 2016-06-21 - 公布日： 2016-11-30 - 主分类号： H01L29/40 文献下载
摘要：本实用新型公开了一种新型功率半导体器件及其边缘终端结构，包括多段浮空场板和功率芯片，多段浮空场板的下表面焊接有底板，功率芯片包括结型场效应晶体管和结型势垒肖特基二极管，结型场效应晶体管包括P型沟道区、N型漂移区和阴极P型体区，P型沟道区的左边N型漂移区引出有阳极N⁺区，右边N型漂移区引出发射极N⁺区；结型势垒肖特基二极管包括N型基片和阳极金属，N型基片和阳极金属之间填充有N^‑外延层；结型场效应晶体管和结型势垒肖特基二极管均连接有阴极金属层；多段浮空场板的两侧刻蚀有深沟刻槽，中心蚀刻有中心区槽，阴极P型体区两侧填接有P型柱体；结型势垒肖特基二极管的N
一种新型功率半导体器件及其边缘终端结构

[发明专利]提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法-CN200910149899.2有效
发明人：安荷·叭剌;王晓彬;何佩天 -专利权人：万国半导体股份有限公司
申请日： 2009-06-26 - 公布日： 2010-01-06 - 主分类号： H01L27/06 文献下载
摘要：本发明提供一种提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法，该结构包括有源单元区域，具有若干个功率晶体管单元。每一个功率晶体管单元具有一个平面肖特基二极管，包括覆盖在相邻二个功率晶体管单元的分隔本体区域之间的缺口上方的肖特基结势垒金属，分隔的本体区域更提供调节每一个功率晶体管单元中肖特基二极管漏电流的功能。每一个平面肖特基二极管还包括一个位于缺口中，在二个相邻功率晶体管单元的分隔本体区域之间的香农植入区域，以进一步调节肖特基二极管的漏电流。每一个功率晶体管单元的分隔本体区域中还包括重体掺杂区域，位于源极区域旁边并环绕肖特基二极管，形成一个结势垒肖特基口袋区域。
提高肖特基击穿电压影响 mosfet 整合器件结构方法

[发明专利]提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法-CN201210259939.0有效
发明人：安荷·叭剌;王晓彬;何佩天 -专利权人：万国半导体股份有限公司
申请日： 2009-06-26 - 公布日： 2012-10-24 - 主分类号： H01L29/10 文献下载
摘要：本发明提供一种提高肖特基击穿电压且不影响MOSFET-肖特基整合的器件结构及方法。其中，所述器件结构包括有源单元区域，具有若干个功率晶体管单元。每一个功率晶体管单元具有一个平面肖特基二极管，包括覆盖在相邻二个功率晶体管单元的分隔本体区域之间的缺口上方的肖特基结势垒金属，分隔的本体区域更提供调节每一个功率晶体管单元中肖特基二极管漏电流的功能。每一个平面肖特基二极管还包括一个位于缺口中，在二个相邻功率晶体管单元的分隔本体区域之间的浅离子植入区域，以进一步调节肖特基二极管的漏电流。每一个功率晶体管单元的分隔本体区域中还包括重体掺杂区域，位于源极区域旁边并环绕肖特基二极管，形成一个结势垒肖特基口袋区域。
提高肖特基击穿电压影响 mosfet 整合器件结构方法