“低掺杂”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2101044个，建议您升级VIP下载更多相关专利

[发明专利]改善低掺杂浓度材料表面欧姆接触的方法及材料-CN201811137925.5有效
发明人：张杨;李弋洋 -专利权人：中科芯电半导体科技（北京）有限公司
申请日： 2018-09-28 - 公布日： 2021-03-23 - 主分类号： H01L21/285 文献下载
摘要：本发明公开了改善低掺杂浓度材料表面欧姆接触的方法及表面生长Ga金属的低掺杂浓度材料，改善低掺杂浓度材料表面欧姆接触的方法，包括以下步骤：(1)在低掺杂浓度材料表面上外延生长镓金属，镓金属覆盖在低掺杂浓度材料表面上呈圆形薄膜层；(2)将表面生长镓金属的低掺杂浓度材料在氮气气氛下进行退火，使镓金属与低掺杂浓度材料形成欧姆接触。表面生长Ga金属的低掺杂浓度材料，所述低掺杂浓度材料的表面上覆盖呈直径为0.6‑1.5mm的圆形Ga金属薄膜层，所述低掺杂浓度材料上有6‑15μm厚的Ga金属。所述低掺杂浓度材料为III‑V族化合物半导体材料。
改善掺杂浓度材料表面欧姆接触方法

[发明专利]用于HBT中的发射极镇流电阻器的结构和方法-CN03812696.6有效
发明人： K·豪恩;R·S·伯顿;N·马迪尼;D·L·格林;C·F·克鲁姆 -专利权人：空间工程股份有限公司
申请日： 2003-04-01 - 公布日： 2005-08-24 - 主分类号： H01L29/737 文献下载
摘要：该异质结双极晶体管(200)进一步包括第一发射极覆盖层(218)，它包括第一高掺杂层(204)、低掺杂层(206)和第二高掺杂层(208)，其中第一高掺杂层(204)位于发射极(216)上，低掺杂层(206)位于第一高掺杂层(204)上，且第二高掺杂层(208)位于低掺杂层(206)上。第一高掺杂层(204)、低掺杂层(206)和第二高掺杂层(208)形成发射极镇流电阻器。根据该实例性实施例，低掺杂层具有一定厚度和掺杂物浓度水平，从而低掺杂层(206)的电阻基本与掺杂物浓度水平无关，而是对应于低掺杂层(206)的厚度。
用于 hbt 中的发射极流电结构方法

[发明专利]一种快恢复二极管-CN202110704234.4在审
发明人：朱辉;肖秀光;吕磊;潘恒 -专利权人：安徽瑞迪微电子有限公司
申请日： 2021-06-24 - 公布日： 2021-09-24 - 主分类号： H01L29/868 文献下载
摘要：本发明公开了一种快恢复二极管，包括N型掺杂漂移区、重掺杂N型衬底区域以及位于N型掺杂漂移区与重掺杂N型衬底区域之间的N型掺杂缓冲层。N型掺杂缓冲层包括低掺杂电场缓冲层、电场终止层和反向恢复载流子存储层，低掺杂电场缓冲层与N型掺杂漂移区接触且低掺杂电场缓冲层的厚度较厚，低掺杂电场缓冲层的掺杂浓度高于N型掺杂漂移区的掺杂浓度；电场终止层位于低掺杂电场缓冲层和反向恢复载流子存储层之间，电场终止层的掺杂浓度高厚度薄，其掺杂浓度高于低掺杂电场缓冲层和反向恢复载流子存储层；反向恢复载流子存储层与所述重掺杂N型衬底区域接触，其浓度较低。
一种恢复二极管

[实用新型]一种复合半导体衬底-CN202121722381.6有效
发明人：田野;王晓宇 -专利权人：北京青禾晶元半导体科技有限责任公司
申请日： 2021-07-27 - 公布日： 2022-01-28 - 主分类号： H01L21/02 文献下载
摘要：本实用新型属于半导体器件技术领域，具体涉及一种复合半导体衬底，包括：高掺杂SiC基底，用于降低电流损耗；低掺杂SiC转移层，用于作为SiC外延层的生长基底；键合界面层，设置在所述高掺杂SiC基底与所述低掺杂SiC转移层之间，用于键合所述高掺杂SiC基底与所述低掺杂SiC转移层。本实用新型通过采用基于键合剥离转移技术的高掺杂‑低掺杂复合半导体衬底，在能够使用高掺杂的SiC基底材料降低器件导通损耗的前提下，通过在高掺杂SiC基底材料上方引入低掺杂SiC转移层，解决了传统高掺杂SiC衬底在生长外延时难以控制SiC外延层掺杂浓度的弊端。
一种复合半导体衬底

[发明专利]快恢复二极管及其制造方法-CN201610375180.0有效
发明人：陈天;顾勇;于绍欣;张旭;廖永亮 -专利权人：无锡华润微电子有限公司
申请日： 2016-05-31 - 公布日： 2021-07-20 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及一种快恢复二极管的制造方法，包括如下步骤：提供N型低掺杂衬底；在所述N型低掺杂衬底的第一表面形成功能区和终端分压环区；在所述N型低掺杂衬底的第二表面进行深注入，形成位于N型低掺杂衬底内的N型掺杂层；在所述N型低掺杂衬底的第二表面进行注入，形成位于N型低掺杂衬底第二表面的N型高掺杂层。上述快恢复二极管的制造方法，通过在N型低掺杂衬底第二表面深注入形成N型掺杂层，提高了阻断电压，衬底厚度减小，使得到的快恢复二极管的正向压降降低。
恢复二极管及其制造方法

[发明专利]一种抗辐射VDMOS器件及其制备方法-CN201810407331.5有效
发明人：黄学龙;贾云鹏;刘广海;贾国 -专利权人：深圳吉华微特电子有限公司
申请日： 2018-05-02 - 公布日： 2019-07-30 - 主分类号： H01L29/78 文献下载
摘要：本发明实施例涉及电子器件领域，公开了一种抗辐射VDMOS器件的制备方法，包括以下步骤：提供高掺杂衬底；在所述高掺杂衬底上外延第一低掺杂外延层；在所述第一低掺杂外延层远离所述高掺杂衬底的一侧注入N次氢离子，并在每次注入氢离子后退火激活，在所述第一低掺杂外延层内形成自靠近所述高掺杂衬底一侧向远离所述高掺杂衬底一侧递减的掺杂浓度分布，其中，N≧3；在所述第一低掺杂外延层上外延第二低掺杂外延层；在所述第二低掺杂外延层远离所述第一掺杂外延层一侧形成源极
低掺杂外延层高掺杂衬底抗辐射制备氢离子电子器件领域二次击穿电压掺杂外延层临界电流浓度分布后退火次氢负阻漏极源极递减离子掺杂激活转折

[发明专利]紫外发光二极管的外延片及其制备方法-CN202011489457.5有效
发明人：乔楠;李昱桦;刘旺平;刘源 -专利权人：华灿光电（苏州）有限公司
申请日： 2020-12-16 - 公布日： 2022-04-12 - 主分类号： H01L33/02 文献下载
摘要：所述外延片包括：衬底和顺次层叠在所述衬底上的低温缓冲层、第一未掺杂AlGaN层、N型半导体层、有源层和P型半导体层，所述N型半导体层包括顺次层叠在所述第一未掺杂AlGaN层上的高掺杂N型层和低掺杂N型层，所述低掺杂N型层包括层叠在所述高掺杂N型层上的第一低掺杂层，所述高掺杂N型层和所述第一低掺杂层均包括交替分布的多个AlGaN层和多个SiN层，所述高掺杂N型层中Si掺杂浓度高于所述低掺杂N型层中Si掺杂浓度
紫外发光二极管外延及其制备方法

[发明专利]一种高掺杂Si衬底器件底层SI定量去除方法-CN201810600833.X在审
发明人：常小宇;陈俊;王学毅;陈仙 -专利权人：重庆中科渝芯电子有限公司
申请日： 2018-06-12 - 公布日： 2018-11-23 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种高掺杂Si衬底器件底层SI定量去除方法，器件中包括高掺杂衬底层、低掺杂外延层、器件层和保护层，其特征在于，包括步骤：1)在高掺杂衬底层的上表面覆盖低掺杂外延层；2)在低掺杂外延层的上表面制备器件，形成器件层；3)在器件层的上表面覆盖保护层；4)将步骤3)中得到的圆片进行倒置后，对高掺杂衬底层进行机械减薄；5)使用1#Si腐蚀液对步骤4)中减薄后的高掺杂衬底层进行湿法腐蚀，直至高掺杂衬底层全部去除；6)使用2#Si腐蚀液对步骤5)中裸露出的低掺杂外延层进行湿法腐蚀，直至低掺杂外延层的厚度为1～100μm。
高掺杂衬底层低掺杂外延层器件层上表面去除衬底器件湿法腐蚀腐蚀液覆盖保护层机械减薄制备器件倒置保护层减薄圆片覆盖

[发明专利]太阳能电池、太阳能电池组件和太阳能电池的制造方法-CN201680083910.8有效
发明人：东方田悟司;重松正人;松山谦太 -专利权人：松下知识产权经营株式会社
申请日： 2016-12-22 - 公布日： 2022-02-01 - 主分类号： H01L31/0747 文献下载
摘要：本发明的太阳能电池，在n型硅衬底(1)上设置有低掺杂区域(11)、和具有比该n型低掺杂区域(11)高的n型掺杂浓度的第一主面侧高掺杂区域(12)。将第一主面侧高掺杂区域(12)配置在n型低掺杂区域(11)与p型非晶硅层(3)之间。
太阳能电池组件制造方法

[发明专利]一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法-CN201710425211.3有效
发明人：唐昭焕;肖添;杨永晖;谭开洲 -专利权人：重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
申请日： 2017-06-07 - 公布日： 2020-04-28 - 主分类号： H01L29/36 文献下载
摘要：本发明公开了一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法，其特征在于：包括第一导电类型高掺杂衬底、第一导电类型低掺杂第一外延层、第一导电类型中掺杂层和第一导电类型低掺杂第二外延层。所述第一导电类型中掺杂层位于第一导电类型低掺杂第二外延层与第一导电类型低掺杂第一外延层之间。所述第一导电类型中掺杂层部分嵌入第一导电类型低掺杂第一外延层与第一导电类型低掺杂第二外延层内。
一种用于功率 mosfet 器件掺杂半导体材料及其制造方法

[发明专利]一种低折射率掺杂母管、毛细管、制备方法、应用-CN202310597054.X在审
发明人：李鹏;毛明锋;王瑞春;张磊;吴威;肖市繁 -专利权人：长飞光纤光缆股份有限公司
申请日： 2023-05-22 - 公布日： 2023-09-12 - 主分类号： C03B37/018 文献下载
摘要：本发明属于光纤通信技术领域，公开了一种低折射率掺杂母管、毛细管、制备方法、应用。本发明首先在纯二氧化硅衬管的内表面沉积低折射率掺杂二氧化硅层，制备得到低折射率掺杂母管，然后将低折射率掺杂母管加热至软化温度，拉制得到低折射率掺杂毛细管；本发明中的低折射率掺杂二氧化硅层的最小相对折射率差为‑1.8％～‑2.6％，本发明设计的上述低折射率掺杂毛细管可应用于制备光纤功率合束器，并能够提高合束器的性能。
一种折射率掺杂毛细管制备方法应用

[实用新型]一种基于碳化硅的肖特基PIN二极管-CN202022141553.2有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-25 - 公布日： 2021-03-23 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开了一种基于碳化硅的肖特基PIN二极管，该器件包括：半导体衬底，在半导体衬底上的N型重掺杂区，在N型重掺杂区上的N型轻掺杂区和低掺杂本征半导体区，在N型轻掺杂区上的金属区，在低掺杂本征半导体区上的P型掺杂区，在P型掺杂区、低掺杂本征半导体区和金属区的上表面的正极，在N型重掺杂区上表面的负极，在N型轻掺杂区上表面的硅氧化物绝缘区。该器件通过金属区和N型轻/重掺杂区构成的肖特基二极管，和P型掺杂区、低掺杂本征半导体区和N型重掺杂区构成的PIN二极管，可以有效地降低该半导体器件的开关损耗和提高其开关速度。
一种基于碳化硅肖特基 pin 二极管

[发明专利]高压设备中的静电放电保护-CN200510131784.2有效
发明人：艾格尼丝·N·伍 -专利权人：美国博通公司
申请日： 2005-12-13 - 公布日： 2006-08-16 - 主分类号： H01L23/60 文献下载
摘要：一种ESD器件，包括连接到第一触点上的低掺杂阱，和连接到第二触点上的扩散区。低掺杂阱和扩散区之间的基体的掺杂物极性与低掺杂阱和扩散区的掺杂物极性相反。低掺杂阱和扩散区之间的距离决定了ESD器件的触发电压。当向ESD设备施加反偏压时，低掺杂阱与基体之间形成损耗区。当反偏压促使损耗区与扩散区开始接触时，第一触点与第二触点之间形成电流放电路径。选择性地，掺杂物极性相同的附加扩散区连接到第三触点上，使基体偏置。
高压设备中的静电放电保护

[实用新型]一种基于碳化硅的槽型肖特基PIN二极管-CN202022141624.9有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-25 - 公布日： 2021-03-23 - 主分类号： H01L29/872 文献下载
摘要：本实用新型公开了一种基于碳化硅的槽型肖特基PIN二极管，该器件包括：半导体衬底，半导体衬底上的N型重掺杂区，N型重掺杂区上的N型轻掺杂区，N型轻掺杂区上的金属区，该金属区设在N型轻掺杂区中间，N型轻掺杂区和金属区上表面的硅氧化物区，硅氧化物区上的P型掺杂区和低掺杂本征半导体区，该低掺杂本征半导体区设在P型掺杂区两侧，覆盖P型掺杂区上表面、且贯穿P型掺杂区并延伸至金属区上表面的正极，低掺杂本征半导体区上表面的绝缘区，N型重掺杂区上表面的负极该器件通过金属区和N型轻/重掺杂区构成的肖特基二极管，和P型掺杂区、低掺杂本征半导体区和N型重掺杂区构成的PIN二极管，有效地降低该器件的开关损耗和提高其开关速度。
一种基于碳化硅槽型肖特基 pin 二极管

[发明专利]将半导体衬底减薄至高均匀性的方法以及半导体衬底-CN202110662237.6在审
发明人： A·弗雷;B·格勒;I·莫德;I·穆里;A·西格尔;T·魏因德勒 -专利权人：英飞凌科技股份有限公司
申请日： 2021-06-15 - 公布日： 2021-12-17 - 主分类号： H01L21/02 文献下载
摘要：半导体衬底包括高掺杂半导体衬底层、高掺杂半导体器件层以及布置在高掺杂半导体衬底层和高掺杂半导体器件层之间的低掺杂半导体蚀刻停止层。去除高掺杂半导体衬底层，其中去除包括在低掺杂半导体蚀刻停止层处停止的掺杂物选择性化学蚀刻。此外，减薄低掺杂半导体蚀刻停止层以生成高掺杂半导体器件层的暴露表面。
半导体衬底至高均匀方法以及

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条