“结势垒肖特基”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果136900个，建议您升级VIP下载更多相关专利

[发明专利]肖特基半导体装置-CN201710250669.X在审
发明人：朱江 -专利权人：朱江
申请日： 2017-04-17 - 公布日： 2018-11-02 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种肖特基半导体装置，在漂移层表面设置部分区域设置肖特基势垒结，在肖特基势垒结下部设置第二导电半导体材料区；降低肖特基势垒结反向偏压下表面电势，降低肖特基势垒结反向偏压下漏电流；在漂移层中形成反向偏压下的峰值电场
肖特基势垒结反向偏压半导体装置漂移层肖特基导电半导体材料肖特基势垒表面设置导通电阻峰值电场区域设置漏电流下表面电势

[发明专利]肖特基半导体装置-CN201710268697.4在审
发明人：朱江 -专利权人：朱江
申请日： 2017-04-23 - 公布日： 2018-11-02 - 主分类号： H01L29/808 文献下载
摘要：本发明肖特基半导体装置，在漂移区中设置MIS结构或反型区，形成外接第二电极，通过独立外接电极引入电势，以此调节肖特基势垒结反向偏压下电场，降低肖特基势垒结反向漏电流；对于第二电极，肖特基势垒结正向偏压下，对外接电势不作要求，可以为浮空，可以外接电势，可以保持外接电势为固定值即是保持肖特基势垒结反偏状态下电势大小。本发明肖特基半导体装置通过上述自身多个串连或者与PN结肖特基结整流器件串连，可以实现串连结构的低势垒高反向阻断特性的整流器件。
电势肖特基势垒结半导体装置肖特基外接第二电极整流器件串连反向漏电流电场串连结构反向偏压反向阻断外接电极肖特基结正向偏压低势垒反型区漂移区反偏浮空引入

[发明专利]一种基于肖特基势垒的气体计量计-CN201811202917.4在审
发明人：不公告发明人 -专利权人：中山科立特光电科技有限公司
申请日： 2018-10-16 - 公布日： 2019-01-18 - 主分类号： G01N27/12 文献下载
摘要：本发明涉及一种基于肖特基势垒的气体计量计,包括气体流通的通道,通道的外围设置有N极磁铁，S极磁铁，N极磁铁与S极磁铁对应设置，通道的内部设置有肖特基结，肖特基结的外围包裹有绝缘层，并且该肖特基结的两极通过导线电连接；通道的进气端为绝缘口；该基于肖特基势垒的气体计量计，扩展了肖特基结的功能，通过给待测气体携带电子，再由磁场改变电子的流动方向，使得通道内形成与肖特基结内部电场相反或者相同的电场，从而使得肖特基结的肖特基势垒发生变化，通过外接电源检测肖特基势垒的变化，来反应气体的流速，以便计算气体的流量，该基于肖特基势垒的气体计量计不仅结构简单，而且扩展了肖特基结的功能，使用方便，操作简单。
肖特基结肖特基势垒气体计量绝缘层外接电源检测外围导线电连接待测气体反应气体内部电场内部设置气体流通电场进气端绝缘口磁场两极携带流动

[实用新型]一种基于肖特基势垒的气体计量计-CN201821674547.X有效
发明人：不公告发明人 -专利权人：中山科立特光电科技有限公司
申请日： 2018-10-16 - 公布日： 2019-05-17 - 主分类号： G01N27/12 文献下载
摘要：本实用新型涉及一种基于肖特基势垒的气体计量计,包括气体流通的通道,通道的外围设置有N极磁铁，S极磁铁，N极磁铁与S极磁铁对应设置，通道的内部设置有肖特基结，肖特基结的外围包裹有绝缘层，并且该肖特基结的两极通过导线电连接；通道的进气端为绝缘口；该基于肖特基势垒的气体计量计，扩展了肖特基结的功能，通过给待测气体携带电子，再由磁场改变电子的流动方向，使得通道内形成与肖特基结内部电场相反或者相同的电场，从而使得肖特基结的肖特基势垒发生变化，通过外接电源检测肖特基势垒的变化，来反应气体的流速，以便计算气体的流量，该基于肖特基势垒的气体计量计不仅结构简单，而且扩展了肖特基结的功能，使用方便，操作简单。
肖特基结肖特基势垒气体计量绝缘层外接电源检测外围本实用新型导线电连接待测气体反应气体内部电场内部设置气体流通电场进气端绝缘口磁场两极携带流动

[发明专利]具有沟槽结势垒肖特基二极管的半导体结构-CN202110404698.3在审
发明人：黄智方;胡家玮;林祐安;詹咏翔 -专利权人：黄智方
申请日： 2021-04-15 - 公布日： 2022-06-21 - 主分类号： H01L29/872 文献下载
摘要：本发明提供了一种具有沟槽结势垒肖特基二极管的半导体结构，包含：一沟槽式栅极功率金属氧化物半导体场效应应晶体管结构；以及一沟槽结势垒肖特基二极管；其中，该沟槽结势垒肖特基二极管的侧壁的一绝缘层内不具备有一侧栅极本发明提供的具有沟槽结势垒肖特基二极管的半导体结构具有最短的电流路径、以及电流路径垂直于水平面或肖特基势垒。
具有沟槽结势垒肖特基二极管半导体结构

[发明专利]SiC结势垒肖特基二极管及其制作方法-CN201110380662.2有效
发明人：白云;申华军;汤益丹;李博;周静涛;杨成樾;刘焕明;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2011-11-25 - 公布日： 2012-05-02 - 主分类号： H01L29/872 文献下载
摘要：本发明提供SiC结势垒肖特基二极管，包括肖特基金属下的P型区，所述肖特基金属下的P型区分别由P+-SiC和P--SiC两个区域构成；所述SiC结势垒肖特基二极管的结终端延伸区域由P--SiC区构成。本发明还提供SiC结势垒肖特基二极管的制作方法。本发明提供的SiC结势垒肖特基二极管的制作方法降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。
sic 结势垒肖特基二极管及其制作方法

[发明专利]一种获取肖特基二极管结参数的方法-CN200610034222.0无效
发明人：黄云 -专利权人：信息产业部电子第五研究所
申请日： 2006-03-13 - 公布日： 2007-08-15 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种获取肖特基二极管结参数的方法，它包括如下步骤：用等效电路来模拟肖特基势垒结；对肖特基势垒结的正向I－V曲线，用双指数函数解析式进行模拟，该双指数函数解析式中包含有反映肖特基势垒结特性和质量的结参数；通过对所述双指数函数解析式的转换和对相关实验数据的换算处理以获取所述结参数的值。本发明的结参数提取方法能为器件特性和参数的稳定性与退化研究提供实用可行的分析手段。利用结电流在不同区间对并联电阻和串联电阻的不同敏感程度，可以通过对I－V特性的定量分析来研究肖特基势垒结质量。本发明为研究和分析肖特基势垒结的质量和可靠性提供了一种新的实用可行的分析技术和手段。
一种获取肖特基二极管参数方法

[发明专利]一种结型势垒肖特基二极管-CN201910459154.X在审
发明人：宋庆文;张玉明;汤晓燕;袁昊;张艺蒙;范鑫;何晓宁 -专利权人：西安电子科技大学
申请日： 2019-05-29 - 公布日： 2019-08-23 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种结型势垒肖特基二极管，包括N‑外延层；P型离子注入区，位述N‑外延层中，P型离子注入区的深度从结型势垒肖特基二极管的边缘至中心逐渐减小；第一金属层，位于N‑外延层的上表面，且每个P型离子注入区与第一金属层的交界面形成一个第一肖特基接触区，相邻若干P型离子注入区之间的N‑外延层与第一金属层的交界面形成第二肖特基接触区，第二肖特基接触区的肖特基接触面积从结型势垒肖特基二极管的边缘至中心逐渐减小。本发明的结型势垒肖特基二极管可以减小漏电流，减小结型势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生，提高了结型势垒肖特基二极管的可靠性。
肖特基二极管势垒结型肖特基接触外延层第一金属层逐渐减小交界面减小有效抑制电迁移漏电流上表面温度差

[发明专利]一种带有浮岛型保护环的高压肖特基二极管-CN202310367462.6有效
发明人：杜飞波;高东兴 -专利权人：深圳市晶扬电子有限公司
申请日： 2023-04-07 - 公布日： 2023-07-11 - 主分类号： H01L29/872 文献下载
摘要：本发明提供一种带有浮岛型保护环的高压肖特基二极管，包括第一导电类型阱区、设置在所述第一导电类型阱区内的第一导电类型有源区及第二导电类型保护环，所述第一导电类型阱区表面的有源区均设有肖特基势垒金属，所述第二导电类型保护环与其表面的肖特基势垒金属分离，并浮空设置在其肖特基势垒金属下方，所述第二导电类型保护环与第一导电类型阱区之间形成PN结，所述PN结设有一耗尽区，所述第一导电类型阱区与其表面的肖特基势垒金属形成肖特基结，在零偏状态下，所述PN结的耗尽区能够覆盖所述肖特基结的肖特基势垒金属的边缘
一种带有浮岛型保护环高压肖特基二极管

[实用新型]集成结势垒肖特基二极管的平面型功率MOSFET器件-CN202220117251.8有效
发明人：于霄恬 -专利权人：海科（嘉兴）电力科技有限公司
申请日： 2022-01-17 - 公布日： 2022-11-18 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了集成结势垒肖特基二极管的平面型功率MOSFET器件，用以解决现有的结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的技术问题。器件包括：外延层与在外延层的第一侧表面分布的复合元胞；复合元胞包括：阱区、源极区域、第一高掺杂P型区域及结势垒肖特基区域；结势垒肖特基区域包含肖特基区域以及第二高掺杂P型区域；阱区环绕区域形成结型场效应管JFET区域；阱区与外延层间形成第一PN结，与源极区域间形成第二PN结，第二高掺杂P型区域与外延层间形成第三PN结；JFET区域与肖特基区域的宽度的取值范围均在相同的预设区间。本申请通过上述器件解决了结势垒肖特基元胞和MOSFET元胞，在共同占用器件的有源区部分时存在冲突的问题。
集成结势垒肖特基二极管平面功率 mosfet 器件

[发明专利]多沟槽型碳化硅结势垒肖特基二极管及其制备方法-CN202210421871.5在审
发明人：张益鸣;刘杰 -专利权人：深圳芯能半导体技术有限公司
申请日： 2022-04-21 - 公布日： 2022-08-09 - 主分类号： H01L29/06 文献下载
摘要：本申请适用于微电子技术领域，提供了一种多沟槽型碳化硅结势垒肖特基二极管及其制备方法，多沟槽型碳化硅结势垒肖特基二极管中的N型外延层设在衬底层上，N型外延层上设有多个PN结沟槽，多个PN结沟槽沿横向间隔设置，相邻的两PN结沟槽之间设有多个肖特基沟槽，多个肖特基沟槽沿横向间隔设置，每个PN结沟槽的下方设有一个P型区，肖特基金属层设在N型外延层上，肖特基金属层上设有多个与PN结沟槽适配的第一凸起和多个与肖特基沟槽适配的第二凸起，每个第一凸起位于对应PN结沟槽中，每个第二凸起位于对应肖特基沟槽中。本申请的多沟槽型碳化硅结势垒肖特基二极管，可解决目前碳化硅结势垒肖特基二极管无法有效提升电流密度的问题。
沟槽碳化硅结势垒肖特基二极管及其制备方法

[发明专利]一种基于GaN的横向结势垒肖特基二极管及其制备方法-CN202010887566.6有效
发明人：赵胜雷;朱丹;张进成;张春福;王中旭;张苇杭;吴银河;郝跃 -专利权人：西安电子科技大学
申请日： 2020-08-28 - 公布日： 2022-07-22 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及一种基于GaN横向结势垒肖特基二极管及其制备方法，此势垒肖特基二极管包括：从下至上依次层叠设置的衬底层、成核层、缓冲层、插入层、势垒层和钝化层；P注入区，设置于缓冲层、插入层和势垒层内，位于缓冲层、插入层和势垒层的一端，P注入区包括若干P区和若干N区，且两个相邻所述P区之间未进行P注入的区域由于存在二维电子气即为N区；阳电极，位于P注入区的上表面；阴电极，位于势垒层的上表面，且位于势垒层远离阳电极的一端本势垒肖特基二极管及其制备方法，通过P注入区与二维电子气形成梳状的横向PN结，有效屏蔽低势垒高度的肖特基结，可以抑制肖特基势垒降低效应及控制反向漏电流，提高击穿电压，同时保持较低的开启电压。
一种基于 gan 横向结势垒肖特基二极管及其制备方法

[发明专利]碳化硅结势垒肖特基二极管及其制备方法-CN202210378165.7在审
发明人：刘旭;杨承晋;刘涛;兰华兵;刘勇强;钟炜 -专利权人：深圳市森国科科技股份有限公司
申请日： 2022-04-12 - 公布日： 2022-07-05 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种碳化硅结势垒肖特基二极管及其制备方法。其中，碳化硅结势垒肖特基二极管包括第一金属层、衬底层、缓冲层、元胞层、过渡层、终端层、电荷扩散层和第二金属层。电荷扩散层由氮离子注入形成，元胞层、过渡层和终端层由铝离子注入形成，同时氮离子在碳化硅结势垒肖特基二极管中的浓度小于铝离子在碳化硅结势垒肖特基二极管中的浓度，因此本实施例的碳化硅结势垒肖特基二极管实现了在二极管面积相同且击穿电压不变的同时
碳化硅结势垒肖特基二极管及其制备方法

[发明专利]一种低反向漏电流的肖特基二极管与制备方法-CN202310394327.0在审
发明人：李嘉琳;朱涛;魏晓光;张丙可;李玲;赵万利;周行;葛欢;常树丞;孙俊敏;白雪 -专利权人：北京智慧能源研究院
申请日： 2023-04-13 - 公布日： 2023-09-19 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种低反向漏电流的肖特基二极管及制备方法，肖特基二极管包括元胞区，元胞区包括衬底层、外延层、高掺杂区、高肖特基势垒接触区域、中肖特基势垒接触区域、正面电极层、背面电极层；所述外延层位于所述衬底层之上本发明通过在常规肖特基势垒面积较大的区域加入部分高肖特基势垒区域，此区域导通开启电压小，但具有高肖特基势垒，在正向通流能力损失较少的情况下，减少肖特基势垒二极管和结势垒肖特基二极管部分因肖特基区域镜像力导致反向阻断漏电过大的问题
一种反向漏电肖特基二极管制备方法

[实用新型]具有浪涌防护功能的肖特基结构-CN202022145705.6有效
发明人：刘宗贺 -专利权人：深圳长晶微电子有限公司
申请日： 2020-09-25 - 公布日： 2021-03-30 - 主分类号： H01L29/872 文献下载
摘要：本实用新型提供一种具有浪涌防护功能的肖特基结构，其包括N型衬底、肖特基势垒层、P++扩散层、表面结构、阴极电极和P+分压环，肖特基势垒层设置在N型衬底一端中部，P++扩散层呈环状，设置在肖特基势垒层外侧，表面结构设置在肖特基势垒层一端，用于芯片封装焊接，阴极电极设置在N型衬底一端，用于封装电极焊接导电，P+分压环设置在N型衬底一端，呈环状，且位于P++扩散层外侧。本实用新型的具有浪涌防护功能的肖特基结构，相当于在肖特基势垒结四周有一圈单向TVS对肖特基势垒结进行保护，P+分压环可以降低肖特基的表面电场集中，提高了肖特基结构的击穿电压，提高了对电路的保护能力，增加了产品的使用寿命
具有浪涌防护功能肖特基结构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条