“李诚瞻”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果123个，建议您升级VIP下载更多相关专利

[发明专利]碳化硅MOSFET芯片-CN201911367261.6有效
发明人：王亚飞;陈喜明;刘锐鸣;赵艳黎;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-26 - 公布日： 2023-09-08 - 主分类号： H01L29/78 文献下载
摘要：本公开提供一种碳化硅MOSFET芯片。该碳化硅MOSFET芯片包括设置于漂移层上的有源区、终端区和过渡区；所述有源区包括若干元胞结构，所述元胞结构包括与所述源区并排设置于所述第一阱区表面内且与所述源区远离所述元胞结构中心的一端接触的第二导电类型第一增强区以及位于所述元胞结构两侧的所述漂移层上方且与所述漂移层形成肖特基接触的第一肖特基金属层；所述过渡区包括所述第二增强区上方设置有与所述第二增强区形成欧姆接触的第二源极金属层，所述漂移层表面上设置有与所述漂移层的未被所述第二增强区覆盖的区域形成肖特基接触的第二肖特基金属层。通过同时在碳化硅MOSFET芯片的有源区和过渡区集成SBD，改善碳化硅芯片的双极退化效应，提高芯片的可靠性。
碳化硅 mosfet 芯片

[发明专利]一种碳化硅VDMOS器件的元胞结构及其制作方法-CN201911207080.7有效
发明人：高秀秀;李诚瞻;齐放;戴小平 -专利权人：湖南国芯半导体科技有限公司
申请日： 2019-11-29 - 公布日： 2023-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种碳化硅VDMOS器件的元胞结构及其制作方法，在第一导电类型衬底上设置第一导电类型漂移区，在其表面上设置有栅极绝缘层及在绝缘层上设置的栅极，在中心部位，第一导电类型漂移区表面向下设置有第一导电类型JFET注入区，在元胞结构的边缘部位，第一导电类型漂移区的表面设置有对称分布的若干栅结构。通过减少第二导电类型屏蔽区覆盖面积，并在JFET区新设置第一导电类型JFET注入区，以及进一步可设置的第一导电类型外延区，降低了第二导电类型屏蔽区/第一导电类型漂移区结的电容CDB，降低了寄生NPN管开启的概率，且不会降低dV/dt的能力，提升了器件的可靠性，还通过提高JFET区域的浓度降低了JFET区的通态电阻，大幅提高器件的导通能力。
一种碳化硅 vdmos 器件结构及其制作方法

[发明专利]碳化硅功率半导体器件测试方法-CN202111537539.7有效
发明人：张文杰;李乐乐;宋瓘;刘启军;陈喜明;王亚飞;周才能;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2021-12-15 - 公布日： 2023-06-23 - 主分类号： B07C5/344 文献下载
摘要：本发明提供一种碳化硅功率半导体器件测试方法，该方法包括获得栅极筛选参考电压；测试获得各待测碳化硅功率半导体器件的第一额定阈值电压；测试各待测碳化硅功率半导体器件的待测器件栅极电压；当待测器件栅极电压大于或等于栅极筛选参考电压，判定初步合格；测试获得初步合格的各待测碳化硅功率半导体器件的第二额定阈值电压；当第一额定阈值电压与第二额定阈值电压的差异幅度大于预设变化率阈值时，判定不合格，反之，判定待测碳化硅功率半导体器件的合格。分别通过栅极漏电测试、阈值电压测试，并进行栅极电压对比和阈值电压对比分别进行筛选，能够有效筛选出在栅极漏电流测试中受损的芯片，确保筛选效率，并且提高了筛选精度。
碳化硅功率半导体器件测试方法

[发明专利]沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件-CN202010838550.6有效
发明人：刘启军;王亚飞;李诚瞻;陈喜明;赵艳黎;郑昌伟;张超;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-08-19 - 公布日： 2023-06-23 - 主分类号： H01L21/04 文献下载
摘要：本公开提供一种沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件，所述碳化硅器件的制备方法包括：通过湿法刻蚀工艺和化学机械平坦化在漂移层上的氧化层上于所述屏蔽区的对应位置处形成第三刻蚀窗口；其中，所述第三刻蚀窗口的侧壁相对于其底部的倾角为130°至140°；通过所述第三刻蚀窗口，采用干法刻蚀的工艺在漂移层表面内于所述屏蔽区的对应位置处形成呈等腰梯形的沟槽，所述屏蔽区的剩余部分位于所述沟槽下方；其中，所述沟槽的侧壁相对于其底部的倾角等于所述第三刻蚀窗口的侧壁相对于其底部的倾角；在沟槽的侧壁和底部形成与漂移层形成肖特基接触的肖特基金属层。这种方法实现了MOSFET与SBD集成后通态电流和阻断电压之间最优的折中关系。
沟槽刻蚀方法碳化硅器件制备

[发明专利]一种筛选具有潜在缺陷的芯片的方法和装置-CN202310103691.7在审
发明人：张文杰;李乐乐;宋瓘;王亚飞;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2023-02-10 - 公布日： 2023-05-23 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及半导体制造领域，公开了一种筛选具有潜在缺陷的芯片的方法和装置，所述方法将待测试的芯片基于预设的漏电流条件进行击穿电压V(BR)DSS测试；再分别基于额定电压和120％*额定电压进行两次漏电流测试；最后基于两次漏电流测试结果对芯片进行合格判定，即判定芯片是否具有潜在缺陷。本发明通过设置V(BR)DSS、漏电流静态测试，监控芯片在承受较大电应力后漏电流变化情况，可筛选出后续耐压失效概率高及风险大的碳化硅功率半导体器件，以及普通静态测试无法筛选具有潜在缺陷和漏电曲线较软的SiC功率半导体器件，降低SiC功率半导体器件在应用端和封装端的早期失效率，提高SiC功率半导体器件在耐压上的良率和寿命。
一种筛选具有潜在缺陷芯片方法装置

[发明专利]一种碳化硅沟槽栅MOSFET器件及其制作方法-CN202211678724.2在审
发明人：郑昌伟;刘启军;宋瓘;王亚飞;罗烨辉;丁杰钦;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L29/78 文献下载
摘要：本发明创造属于半导体制造的技术领域，具体涉及了一种碳化硅沟槽栅MOSFET器件及其制作方法。一种碳化硅沟槽栅MOSFET器件，包括：N型衬底和位于所述衬底上的N‑外延层；所述外延层作为MOSFET的漂移区；所述外延层上方存在有多个P阱区；在每个所述P阱区的上方都相对应的存在有N+源区；多个所述P阱区之间通过碳化硅沟槽相隔；在所述碳化硅沟槽中沿着沟槽方向间隔存在有多个沟槽台面。本申请利用沟槽底部与沟槽台面的P+电场屏蔽层对沟槽栅氧电场进行有效屏蔽，解决沟槽栅氧化层内电场应力过大的问题，提升栅氧可靠性。而且还通过沟槽台面P+电场屏蔽层将源极与沟槽底部P+电场屏蔽层连接，解决沟槽栅底部P+电场屏蔽层无法有效引出接地的问题。
一种碳化硅沟槽 mosfet 器件及其制作方法

[发明专利]金属氧化物半导体场效应晶体管及其制造方法-CN202211680292.9在审
发明人：罗烨辉;王亚飞;郑昌伟;王志成;刘启军;刘小东;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种金属氧化物半导体场效应晶体管及其制造方法，该晶体管通过在JFET区集成肖特基势垒二极管，改善了碳化硅双极退化现象，提高芯片可靠性，降低了模块封装成本；槽式结构的肖特基势垒二极管，有效的保护对金属氧化物半导体场效应晶体管的JFET区电场及肖特基势垒二极管的肖特基接触电场进行保护，提升金属氧化物半导体场效应晶体管的阻断能力；槽型式的源极结构，在三维空间上增加了源孔的接触面积，降低了源接触电阻对器件整体电阻的影响，利于更大电流容量的输出。
金属氧化物半导体场效应晶体管及其制造方法

[发明专利]一种离子注入方法-CN202211678536.X在审
发明人：刘启军;郑昌伟;宋瓘;王亚飞;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L21/04 文献下载
摘要：本发明提供了一种离子注入方法，解决了传统的工艺难以在碳化硅晶圆上实现理想的P+离子注入结深的问题。所述离子注入方法包括：提供一晶圆；在所述晶圆上形成具有图形化的刻蚀掩膜层；基于所述刻蚀掩膜层对所述晶圆进行刻蚀以形成沟槽；在所述刻蚀掩膜层远离所述晶圆的一侧以及所述沟槽的侧壁及底部形成第一注入掩膜层；在所述沟槽的部分或全部侧壁形成金属层；在所述注入掩膜层远离所述刻蚀掩膜层一侧表面、所述沟槽的部分侧壁和/或所述沟槽的底部形成第二注入掩膜层；进行至少两次离子倾斜注入，以在所述沟槽的侧壁和/或沟槽底部形成第一导电类型的注入结构。
一种离子注入方法

[发明专利]一种欧姆接触的退火方法及功率半导体器件-CN202211678524.7在审
发明人：刘启军;罗海辉;李诚瞻;赵艳黎;郑昌伟;马亚超;黄爱权 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L29/45 文献下载
摘要：本发明提供了一种欧姆接触的退火方法及功率半导体器件，解决了由于激光退火温度较高，导致退火工艺完成后合金层的表面状态糟糕，从而影响器件电学性能与可靠性的问题。该欧姆接触的退火方法，包括：提供一晶圆；在所述晶圆的退火面形成第一金属层；在所述第一金属层远离所述晶圆的一侧形成隔离金属层；在所述隔离金属的表面进行激光退火，以将所述第一金属层和部分所述晶圆形成欧姆接触层；去除所述隔离金属层。
一种欧姆接触退火方法功率半导体器件

[发明专利]具有温度传感器的芯片封装结构及其制造方法-CN202211679329.6在审
发明人：宋瓘;王亚飞;张文杰;郑昌伟;刘启军;罗烨辉;袁新;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： H01L23/34 文献下载
摘要：本发明提供一种具有温度传感器的芯片封装结构及其制造方法，芯片封装结构包括：芯片本体和温度传感器；芯片本体的中部设置有源区，有源区的外侧设置终端区，终端区围绕有源区设置；芯片本体包括晶体管和设置于晶体管上的钝化层，温度传感器包括传感器本体以及与传感器本体连接的传感器电极，传感器电极连接于钝化层上，传感器本体设置于终端区，且设置于钝化层上。温度传感器集成在芯片内部，可以实现对芯片温度的精准监测，此外温度传感器集成在终端区的钝化层之上，不占用有源区的面积，不影响芯片原本的电特性，且将温度传感器集成在终端区的钝化层上，不影响芯片原本的封装打线，便于标准化封装。
具有温度传感器芯片封装结构及其制造方法

[发明专利]一种功率半导体器件的制作方法及功率半导体器件-CN202310020546.2在审
发明人：刘启军;王亚飞;李诚瞻;郑昌伟;宋瓘;赵艳黎;陈海军;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2023-01-06 - 公布日： 2023-05-09 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种功率半导体器件的制作方法及功率半导体器件，解决了栅极氧化层电场应力过大，进而影响器件长期可靠性，甚至导致器件失效的问题。包括：提供一衬底；在衬底上形成外延层；在外延层的上表面进行离子注入，以在外延层上形成第一导电类型阱区；对第一导电类型阱区的上表面进行离子注入，以在第一导电类型阱区的上表面形成第一导电类型掺杂层和第二导电类型掺杂层；对子第二导电类型掺杂层进行沟槽刻蚀；在沟槽内填充多晶硅；在第一导电类型掺杂层、第二导电类型掺杂层和多晶硅的表面形成具有图像化的掩膜层；去除沟槽内的多晶硅；进行至少两组离子倾斜注入，以在沟槽的侧壁和底部形成第一导电类型电场屏蔽层；去除掩膜层。
一种功率半导体器件制作方法

[发明专利]半导体器件及其制备方法、电力变换装置-CN202211689741.6在审
发明人：袁新;郑昌伟;王亚飞;宋瓘;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2022-12-27 - 公布日： 2023-04-28 - 主分类号： H01L29/423 文献下载
摘要：本公开提供一种功率半导体器件及其制备方法、电力变换装置。半导体器件包括：半导体层，具有彼此相对的第一面和第二面，在第一面上设置有凹槽，半导体层包括第一导电类型的第一半导体区域、第二导电类型的第二半导体区域、第一导电类型的第三半导体区域；栅极；栅绝缘层；其中，第一半导体区域在凹槽的表面形成第一表面区域，第二半导体区域在凹槽的表面形成第二表面区域，第三半导体区域在凹槽的表面形成第三表面区域，第二表面区域环绕第一表面区域，第三表面区域环绕第二表面区域，第一表面区域、第二表面区域和第三表面区域连为一体，第二表面区域与栅极相对设置，以受栅极的电压控制形成连接第一半导体区域和第三半导体区域的反型层。
半导体器件及其制备方法电力变换装置

[发明专利]一种功率半导体器件的元胞结构及其制造方法-CN202011187521.4有效
发明人：高秀秀;邱乐山;李诚瞻;齐放;戴小平 -专利权人：湖南国芯半导体科技有限公司
申请日： 2020-10-29 - 公布日： 2023-04-28 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种功率半导体器件的元胞结构及其制造方法，所述元胞结构包括：位于第一导电类型衬底表面上的第一导电类型外延层；位于外延层中部两侧预设结深的第二导电类型基区；位于第二导电类型基区表面之上并与外延层中部接触的沟道层；位于沟道层表面之上的势垒层；位于靠近外延层中部的势垒层之上的介质层以及介质层之上的栅极金属；位于远离外延层中部的势垒层之上的源极金属，其中源极金属与栅极金属之间采用绝缘层隔离；位于所述第一导电类型衬底底部的漏极金属。本发明通过设置AlGaN/GaN异质结，大幅增加了沟道载流子迁移率，减小了导通电阻，由于未设置栅极氧化层，避免了栅氧失效对器件可靠性影响，具有更高的耐压能力。
一种功率半导体器件结构及其制造方法

[发明专利]一种功率器件结终端结构、制造方法及功率器件-CN201911302916.1有效
发明人：周才能;陈喜明;王志成;魏伟;丁杰钦;罗烨辉;刘坤;龚芷玉;赵艳黎;李诚瞻 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-17 - 公布日： 2023-04-18 - 主分类号： H01L29/06 文献下载
摘要：本申请提供了一种功率器件结终端结构，场限环包括第一组场限环和第二组场限环，第一组场限环和第二组场限环中，每个场限环的宽度加上靠近主结方向且与其相邻的间隔的宽度为一常数；其中，第一组场限环相邻的场限环之间的间距以及主结与其相邻的场限环之间的间距中，每两个或多个相邻的所述间距相等，且沿从主结至场限环的方向依次递增；第二组场限环相邻的场限环之间的间距以及第二组场限环与第一组场限环相邻的场限环之间的间距中，沿从主结至场限环的方向，所述间距依次递增。本申请的结终端结构避免了主结附近和结终端外边缘附近的局部电场过大导致的器件击穿现象，使功率器件耐压性能和可靠性提升。
一种功率器件终端结构制造方法

[发明专利]碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件-CN201911089381.4有效
发明人：戴小平;王亚飞;陈喜明;李诚瞻;罗海辉 -专利权人：株洲中车时代电气股份有限公司
申请日： 2019-11-08 - 公布日： 2023-04-14 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括：位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层，在元胞结构两侧，所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽，所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD，改善碳化硅双极退化现象，提高芯片可靠性，并降低模块封装成本、提高模块电气特性。
碳化硅 mosfet 器件结构

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 123 条