[发明专利]半导体装置以及制造半导体装置的方法在审
| 申请号： | 202280007629.1 | 申请日： | 2022-06-16 |
| 公开（公告）号： | CN116569307A | 公开（公告）日： | 2023-08-08 |
| 发明（设计）人： | 八尾典明;铃木启久;泷下博 | 申请（专利权）人： | 富士电机株式会社 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 周爽;金玉兰 |
| 地址： | 日本神奈*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的缓冲区，其设置于比漂移区更靠半导体基板的背面侧，并具有掺杂浓度的第一峰以及设置于比该第一峰更靠所述半导体基板的正面侧的位置的第二峰；以及第一寿命控制区，其在半导体基板的深度方向上，设置于第一峰与第二峰之间。在半导体基板的深度方向上，从漂移区的上端起到第二峰为止的积分浓度在临界积分浓度以上。 | ||
| 搜索关键词： | 半导体 装置 以及 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士电机株式会社，未经富士电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202280007629.1/，转载请声明来源钻瓜专利网。
- 上一篇：可固化组合物
- 下一篇：III族氮化物单晶基板的清洗方法及制造方法
- 同类专利
- 一种碳化硅表面的处理方法-202111445243.2
- 吴昊;邓小川;成志杰;李旭;李轩;张波 - 电子科技大学
- 2021-11-30 - 2023-10-27 - H01L21/265
- 本发明提供一种碳化硅表面的处理方法，在碳化硅衬底表面生长氧化层；通过等离子体对含有所述氧化层的碳化硅衬底进行钝化；采用退火炉对所述钝化后的碳化硅衬底按照设定真空度进行真空退火；本发明通过氧族气体中的氧等离子体消除氧化层及碳化硅衬底表面残余的碳，利用氮族气体中的氮等离子体和磷族气体中的磷等离子体对氧化层及碳化硅衬底表面进行钝化，采用退火炉对碳化硅衬底进行高温退火，避免退火过程中引入新的杂质，减少氧化层中缺陷，提高氧化层质量，大大降低了碳化硅与氧化层之间的界面态密度，进而提高了碳化硅功率器件的反型沟道电子迁移率，避免对碳化硅功率器件的性能造成影响。
- 制造半导体器件的方法-202310333782.X
- M·杰林克;H-J·舒尔茨;W·舒斯特雷德;D·施洛格;F·J·桑托斯罗德里格斯 - 英飞凌科技股份有限公司
- 2023-03-30 - 2023-10-17 - H01L21/265
- 公开了制造半导体器件的方法。提出了一种在具有第一表面(104)和第二表面(106)的半导体本体(102)中制造半导体器件的方法。通过在第一表面(104)处对半导体本体(102)进行处理来在半导体本体(102)中形成半导体器件元件(108)。在半导体本体(102)的第一表面(104)上形成布线区域(110)。半导体本体(102)被经由布线区域(110)附接到载体(112)。此后，通过第二表面(106)将离子(114)注入到半导体本体(102)中。离子(114)是掺杂元素的离子，或者是通过络合物形成而引入掺杂的离子，或者是重金属的离子。利用多个激光脉冲(118)照射在第二表面(106)处半导体本体(102)的表面区(116)。此后，将载体(112)从半导体本体(102)移除。
- 一种半导体场效应集成电路及制备方法-202211279018.0
- 王尧林;林和;洪学天;牛崇实;陈宏 - 弘大芯源（深圳）半导体有限公司;晋芯电子制造（山西）有限公司;晋芯先进技术研究院（山西）有限公司
- 2022-10-19 - 2023-10-17 - H01L21/265
- 本发明公开了一种半导体场效应集成电路及制备方法，包括：P型半导体衬底、第一区域、第二区域、绝缘板；所述半导体衬底上左侧设有第一区域，所述第一区域内部形成第一注入区；所述半导体衬底上右侧设有第二区域，所述第二区域内部形成第二注入区，且第一区域与第二区域共面；在第一区域与第二区域上层分别置有绝缘板。通过使用第一注入区、第二注入区对半导体集成电路进行离子注入，改善了N型半导体导电的接触质量，通过设置二氧化硅绝缘层，可以有效防止杂质往衬底表面渗透，提高器件集成电路的可靠性与稳定性。
- 半导体器件及其制作方法-202311139403.X
- 黄小迪;李琦琦;吴涵涵 - 合肥晶合集成电路股份有限公司
- 2023-09-06 - 2023-10-13 - H01L21/265
- 本发明提供一种半导体器件及其制作方法。该半导体器件的制作方法中，提供的半导体衬底内形成有第一掺杂区，第一掺杂区具有第一导电类型，再在半导体衬底的顶面上形成外延层，其中，外延层包括层叠的第一外延层和第二外延层，第一外延层和第二外延层的材质相同，第一外延层的厚度小于第二外延层的厚度，第一外延层的沉积温度小于第二外延层的沉积温度，第一外延层的沉积速度大于第二外延层的沉积速度，如此第一掺杂区的掺杂物质扩散到第一掺杂区侧上方的外延层中的扩散范围可以缩小，有助于改善半导体器件的漏电问题。本发明的半导体器件利用上述的半导体器件的制作方法制成。
- 半导体器件的制作方法-202310924583.6
- 李美娟;肖敬才;徐丰;黄鹏;郭振强;房子荃 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2023-07-25 - 2023-10-03 - H01L21/265
- 本申请涉及半导体集成电路制造技术领域，具体涉及一种半导体器件的制作方法。提供半导体衬底，所述半导体衬底的各个元胞中分别形成有栅极结构，所有所述栅极结构的长度延伸方向相同；向位于所有所述栅极结构的宽度方向第一侧的半导体衬底中第一源漏端进行第一离子注入，在所述第一源漏端形成第一晕环区；所述第一晕环区与所述栅极结构交叠；向位于所有所述栅极结构的宽度方向第二侧的半导体衬底中第二源漏端进行第二离子注入，在所述第二源漏端形成第二晕环区；所述第二晕环区与所述栅极结构交叠。
- 半导体结构及其形成方法-202310519625.8
- 三重野文健;周永昌 - 飞锃半导体（上海）有限公司
- 2023-05-09 - 2023-10-03 - H01L21/265
- 本申请提供半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括用于形成沟槽栅极结构的栅极区域；第一离子注入区，包覆所述栅极区域的第一拐角；第二离子注入区，包覆所述栅极区域的第二拐角；第三离子注入区，包覆所述栅极区域的第三拐角；第四离子注入区，包覆所述栅极区域的第四拐角。本申请提供一种半导体结构及其形成方法，利用第一离子注入区、第二离子注入区、第三离子注入区和第四离子注入区分别包住沟槽栅极结构底部的四个拐角，可以保护沟槽栅极结构底部的四个拐角，避免发生泄漏和击穿，从而提高器件可靠性。
- 一种评估离子注入工艺的监测方法-202310887411.6
- 谭学仕;任娜;盛况;徐弘毅 - 浙江大学杭州国际科创中心
- 2023-07-18 - 2023-09-22 - H01L21/265
- 本发明提供了一种评估离子注入工艺的监测方法，包括：提供晶圆衬底，在所述晶圆衬底表面依次形成二氧化硅层和多晶硅层，形成离子注入的陪片；将若干陪片和待检测的正片一同完成离子注入工艺，对所述陪片进行激活退火；对不同陪片刻蚀至不同厚度，获取不同厚度的方阻监测数据；获取相同离子注入工艺条件下的基准样品以及对应的基准方阻值；根据陪片多晶硅层中不同厚度的方阻监测数据与基准方阻值的偏差，评估待检测的正片在相同离子注入工艺条件下不同时间和批次间的偏差及判定结果。本发明实现了生产现场便捷对离子注入品质的评估与控制，并解决了一些量测所需加工工艺对待检测的正片带来的不利影响。
- 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法-202310625482.9
- 陈明珠;连坤;王金翠;张涛;董玉爽 - 济南晶正电子科技有限公司
- 2023-05-30 - 2023-09-08 - H01L21/265
- 本申请提供了一种含电荷阻隔层的复合基底、复合薄膜及其制备方法，属于半导体元件制备领域。通过对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层；再在缺陷层上采用沉积法或氧化法制备隔离层，形成复合基底；将薄膜基体注入片与复合基底的隔离层进行键合形成键合体，并进行热处理形成复合薄膜。本发明的复合基底、复合薄膜增加了用于阻止缺陷层中的电荷下溢的电荷阻隔层，能够大幅度提高衬底层和缺陷层界面间的阻抗，防止影响其在电子元器件制备中的应用。
- 包括高阻电阻和GGNMOS ESD的模拟电路及其制作方法-202010672739.2
- 林威;朱夏 - 上海积塔半导体有限公司
- 2020-07-14 - 2023-08-22 - H01L21/265
- 本发明公开了一种包括高阻电阻和GGNMOS ESD的模拟电路及其制作方法。在半导体衬底上形成第一STI、第二STI、第一高压P阱、第二高压P阱；在半导体衬底的表面进行多晶硅沉积以形成多晶硅区域；在半导体衬底上的多晶硅区域打开窗口；进行高阻注入和高能注入，以形成高阻多晶硅、N+多晶硅、第一ESD注入阱和第二ESD注入阱。利用高阻注入和高能注入实现了将两次光罩合并成一次光罩，解决了制作包括高阻电阻和GGNMOS ESD的模拟电路工艺复杂的问题，节省了制造成本。
- 一种复合基底、复合薄膜及其制备方法-202310625369.0
- 连坤;陈明珠;王金翠;张涛;董玉爽 - 济南晶正电子科技有限公司
- 2023-05-30 - 2023-08-18 - H01L21/265
- 本申请提供了一种复合基底、复合薄膜及其制备方法，属于半导体元件制备领域。其复合基底依次包括：衬底层、缺陷层、电荷阻隔层和隔离层；其中电荷阻隔层是基于界面热扩散掺杂法或离子注入掺杂法对缺陷层的工艺面进行掺杂制得的，用于阻止缺陷层中的电荷上溢。复合基底以及复合于复合基底的隔离层上的薄膜层组成复合薄膜。本发明的复合基底和/或复合薄膜不仅具有富含载流子陷阱的缺陷层，用于捕获载流子，抑制PSC效应，而且还在缺陷层和隔离层之间增加了用于阻止缺陷层中电荷上溢的电荷阻隔层，能够大幅度增加缺陷层和隔离层之间界面的阻抗，防止缺陷层中的电荷外泄影响复合基底和/或复合薄膜在后续制备电子元器件中的应用。
- 一种含电荷捕获层的复合基底、复合薄膜及其制备方法-202310625387.9
- 王金翠;连坤;陈明珠;张涛;董玉爽 - 济南晶正电子科技有限公司
- 2023-05-30 - 2023-08-18 - H01L21/265
- 本申请提供了一种含电荷捕获层的复合基底、复合薄膜及其制备方法，属于半导体元件制备领域。通过在衬底基板上制备缺陷层，对缺陷层进行离子注入掺杂或界面热扩散掺杂，然后对掺杂处理后的缺陷层进行部分氧化后，掺杂有离子的缺陷层的部分被氧化为电荷捕获层，未掺杂有离子的缺陷层的部分被氧化为隔离层，形成复合基底；并基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片，将薄膜基体注入片与复合基底的电荷捕获层进行键合形成键合体，对键合体进行热处理，使键合体的薄膜层转移至复合基底上形成复合薄膜。本发明的复合薄膜在隔离层和薄膜层之间增加了用于捕获界面电荷的电荷捕获层，可降低电荷对后续器件造成的影响。
- 半导体装置以及制造半导体装置的方法-202280007629.1
- 八尾典明;铃木启久;泷下博 - 富士电机株式会社
- 2022-06-16 - 2023-08-08 - H01L21/265
- 本发明提供一种半导体装置，其具备：第一导电型的漂移区，其设置于半导体基板；第一导电型的缓冲区，其设置于比漂移区更靠半导体基板的背面侧，并具有掺杂浓度的第一峰以及设置于比该第一峰更靠所述半导体基板的正面侧的位置的第二峰；以及第一寿命控制区，其在半导体基板的深度方向上，设置于第一峰与第二峰之间。在半导体基板的深度方向上，从漂移区的上端起到第二峰为止的积分浓度在临界积分浓度以上。
- 一种适用于离子注入且有效防止正面污染的工艺方法-202310676161.1
- 张梦龙;邓宇;李京波 - 浙江芯科半导体有限公司
- 2023-06-08 - 2023-08-04 - H01L21/265
- 本发明公开了一种适用于离子注入且有效防止正面污染的工艺方法，涉及半导体生产技术领域，本发明包括S1、选取硅片并对硅片进行热氧，使其正反两面均形成一层二氧化硅；S2、在硅晶片的背面进行涂光阻处理；S3、涂完光阻后进行过度烘烤处理；S4、将硅晶片翻面，正面采用去离子水进行清洁；S5、对清洁过后的硅晶片正面依次进行涂胶、曝光以及显影处理；S6、进行湿法刻蚀二氧化硅；S7、去除光阻后进行离子注入。本发明一种适用于离子注入且有效防止正面污染的工艺方法，通过将光阻过度烘烤，使其完全固化，可有效避免翻面后光阻残留在热板或者机台手臂上，保证机台的清洁度，延长了机台配件的使用寿命。
- 碳化硅半导体器件和碳化硅半导体器件的制造方法-202080031861.X
- 增田健良 - 住友电气工业株式会社
- 2020-05-13 - 2023-08-04 - H01L21/265
- 碳化硅半导体器件具有碳化硅衬底、第一绝缘体、第一电极和第二电极。碳化硅衬底包含第一杂质区、第二杂质区、第三杂质区、第一超结部、第四杂质区、第五杂质区、第六杂质区和第二超结部。第一超结部具有第一区和第二区。第二超结部具有第三区和第四区。在相对于第二主面垂直的方向上，第一沟槽的底面位于第二端面与第二主面之间，并且位于第四端面与第二主面之间。
- 一种控制半导体晶圆加热温度的方法-202310295212.6
- 喻晓;王肇龙;赵官源;倪玉河;李进;李士会 - 北京烁科中科信电子装备有限公司
- 2023-03-23 - 2023-07-28 - H01L21/265
- 本发明公开了一种控制半导体晶圆加热温度的方法，包括以下步骤：步骤S1、使用非接触热源，对真空加热腔室内的晶圆进行初次加热，到达第一预定时间t1后，晶圆升温至第一预定温度T1；步骤S2、在真空环境中，将晶圆从初次加热的加热腔室传输至二次加热的加热腔室，到达第二预定时间t2后，晶圆降温至第二预定温度T2；步骤S3、在二次加热的加热腔室内，使用接触或半接触热源对晶圆进行二次加热，到达第三预定时间t3后，晶圆升温并保持在第三预定温度T3，开始对晶圆进行离子注入。本发明具有原理简单、控制精准且加热速度快等优点，解决了半导体高温注入中晶圆加热的控制问题，提高了晶圆高温注入的质量。
- 半导体结构及其形成方法-202310090782.1
- 曺奎锡;金正起;全钟声 - 长鑫存储技术有限公司
- 2023-02-09 - 2023-07-28 - H01L21/265
- 本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法，该形成方法包括：提供衬底，衬底包括待掺杂区；在衬底表面依次形成保护层、阻挡层以及光阻层；保护层的电子密度小于光阻层的电子密度，阻挡层的电子密度大于光阻层的电子密度；以保护层为蚀刻停止层对阻挡层和光阻层进行蚀刻，以形成露出保护层的表面的半导体图案，半导体图案在衬底上的正投影与待掺杂区至少部分重合；通过半导体图案对待掺杂区进行离子注入，以形成掺杂区。本公开的形成方法可降低半导体图案的形貌发生异常的概率，提高产品良率。
- 一种等离子体辅助粉末碳材料均匀掺杂杂原子的装置-202011577672.0
- 朱志山;刘鹏 - 苏州爱特维电子科技有限公司
- 2020-12-28 - 2023-07-25 - H01L21/265
- 本发明是一种等离子体辅助粉末碳材料均匀掺杂杂原子的装置，包括搅拌容器和放置在搅拌容器中的粉末碳材料，在搅拌容器的上方设置有上盖，穿过所述搅拌容器设置有通过电机带动的真空传动转轴，在真空传动转轴上固定设置有转轴卡槽，在所述转轴卡槽固定安装有搅拌叶片，在搅拌容器的下端设置低压电极，在上盖的上方设置高压电极，由上至下依次穿过高压电极、上盖插入搅拌容器设置有导气管，导气管的一端通过T字型管道分别连接真空泵和气瓶，在导气管上还设置有阀门。本发明能够实现粉末碳材料经一次添加即可完成杂原子的掺杂，等离子处理过程中无需反复人工搅拌，操作简便，重复率高、掺杂效果好。
- 利用多离子注入的氮化镓基板的制造方法-201810893146.1
- 朴在勤;沈宰亨;沈泰宪 - 汉阳大学校产学协力团
- 2018-08-07 - 2023-07-25 - H01L21/265
- 本发明公开利用多离子注入的氮化镓基板的制造方法。本发明实施例的利用多离子注入的氮化镓基板的制造方法的特征在于，包括：在第一氮化镓形成键合氧化膜的步骤；向形成有上述键合氧化膜的第一氮化镓的表面至少注入一次第一离子来形成损伤层的使第一氮化镓的弯曲松弛的步骤；向形成有上述键合氧化膜的第一氮化镓的表面注入第二离子来形成泡罩层的步骤；对上述第一氮化镓的键合氧化膜和临时基板进行接合的步骤；利用上述泡罩层分离上述第一氮化镓来形成种子层的步骤；以及利用上述种子层使第二氮化镓生长来形成块状氮化镓的步骤。
- 一种PN结制备方法、半导体器件的制作方法-202310209451.5
- 高东岳;张大华;叶枫叶;周东海;钱培华 - 南瑞联研半导体有限责任公司
- 2023-03-07 - 2023-07-04 - H01L21/265
- 本发明公开了半导体功率器件领域的一种PN结制备方法、半导体器件的制作方法，旨在解决现有工艺制成的PN结漏电流偏大的技术问题。其包括在N型衬底表面生长牺牲氧化层；向含牺牲氧化层面的N型衬底注入P型杂质，并在氮气气氛中推进P型杂质形成PN结；腐蚀去掉N型衬底表面的牺牲氧化层，并在PN结的上表面生长氧化层；本发明方法制成的PN结可解决现有工艺制成PN结漏电流一致性差的问题。
- 一种低能大束流离子注入机均匀性调节的方法-201910258889.6
- 南晓青;李冠稼 - 北京中科信电子装备有限公司
- 2019-04-02 - 2023-07-04 - H01L21/265
- 本发明属于半导体芯片制造领域，特别涉及低能大束流离子注入机对硅晶圆注入离子工艺中的自动均匀性调节方法。一种低能大束流离子注入机均匀性调节的方法包括：线圈组的调节方法(1)、磁极组的调节方法(2)。其特征是先通过调节低能大束流机台特有的多个通电线圈的电流值，其次调节多个磁极的磁间距值来改变机台磁场分布环境，使离子束均匀注入至硅晶圆表面。其有益效果是：可以代替人工凭经验调节线圈组和磁极组的操作，节约调节均匀性指标的时间，提高晶圆注入剂量精度和稳定性。
- 一种离子注入的方法-202010680105.1
- 张涛;王金翠;张秀全;李真宇;李洋洋 - 济南晶正电子科技有限公司
- 2020-07-15 - 2023-06-27 - H01L21/265
- 本申请公开了一种离子注入的方法，所述方法通过在离子注入机中加增电子发生器，利用所述电子发生器所产生的电子束对注入片/压电晶片进行电子轰击，电子束中的电子能够与由于热释电效应而形成于注入面表面上的正离子相互作用，从而抑制由于压电晶片的热释电效应形成环形山纹样，进而提高注入片以及由所述注入片获得的压电薄膜的性能。
- 一种锗中高N型掺杂浅结的方法及其应用-202310225688.2
- 王尘;许怡红;蔡艺军;左石凯;陈铖颖;李成 - 厦门理工学院
- 2023-03-10 - 2023-06-23 - H01L21/265
- 本发明公开了一种锗中高N型掺杂浅结的方法及其应用，本发明针对Gen‑MOSFET的源漏金属与锗接触存在强烈的费米钉扎效应以及锗中高激活浓度浅结N型掺杂获得困难的问题，提供了一种同时实现金属锗化物与锗的低比接触电阻率欧姆接触以及锗中高激活浓度浅结掺杂的简易方法，即在p型锗衬底上，通过离子注入方式注入磷，沉积金属镍(Ni)，然后通过脉冲激光退火，诱导形成镍锗化合物，利用雪犁效应和短时高温激光退火，最终修复注入引起的晶格损伤、激活杂质离子、降低杂质扩散、提高掺杂浓度，同时接触界面光滑平整。可明显降低Gen‑MOSFET源漏的接触电阻；还可明显降低N型杂质在Ge中的扩散深度，获得Gen
- 半导体装置的制造方法、半导体装置、半导体模块以及电力转换装置-202180070859.8
- 古川智康;森塚翼 - 株式会社日立功率半导体
- 2021-11-25 - 2023-06-23 - H01L21/265
- 本发明提供能够改善可使用大口径(8英寸以上)晶圆的IGBT及PIN二极管等立式半导体装置的场截止层(n缓冲层)的制造性的半导体装置以及使用该半导体装置的电力转换装置。本发明的半导体装置的制造方法的特征在于，具有：在形成第一导电型的漂移层(101)的主面侧的图案后，从第二主面侧照射离子至规定的深度的工序；在照射离子后，通过以300℃～450℃加热60秒以下的退火处理使离子供体化而形成场截止层(108)的工序；从第二主面侧将半导体基板的厚度降低至规定的值以便去除在照射离子的工序中产生的晶体缺陷的工序。
- 一种基于离子注入与退火方法的选区锗铅合金的制备方法-201910273253.9
- 汪巍;方青;涂芝娟;曾友宏;蔡艳;王庆;王书晓;余明斌 - 上海新微技术研发中心有限公司
- 2019-04-04 - 2023-06-23 - H01L21/265
- 本发明提供了一种基于离子注入与退火方法的选区锗铅合金的制备方法。包括如下步骤：在衬底表面沉积基底介质层；在基底介质层中刻蚀开孔，露出所述衬底表面的外延生长区域；在所述外延生长区域内外延生长锗单晶层；采用离子注入方法在所述锗单晶层中注入铅离子；以及对注入有铅离子的锗单晶层进行退火，形成锗铅合金。根据本申请，在Ge外延层中注入Pb离子，可以有效调整Pd的含量，这为硅基光源的实现提供了新的材料选择；此外，所述GePb合金的制备方法是采用与CMOS完全兼容的离子注入方法引入Pb元素，结合退火，实现特定区域的GePb合金的制备，不仅工艺简单，而且与CMOS工艺的兼容性较好，有利于GePb合金在硅基器件中的应用。
- 离子注入角度校准方法-202111542260.8
- 查泽奇;王振辉;王亚;关天祺 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2021-12-16 - 2023-06-20 - H01L21/265
- 本申请提供一种离子注入角度校准方法，用于对不同能量段的离子注入机的靶台装置进行角度校准，所述方法包括：选取多片晶圆，并采用不同的离子注入角度分别对相应的所述晶圆进行离子注入；对所有经离子注入的晶圆进行热波测量，获得多个由离子注入角度和热波值组成的数据组；以所述离子注入角度为横坐标，且以所述热波值为纵坐标，将所有的数据组进行高斯函数拟合，获得高斯拟合曲线；根据所述高斯拟合曲线中最低点对应的离子注入角度，获得角度校准值，并对所述靶台装置进行角度校准。本申请技术方案的校准方法适用于不同能量段离子注入机进行靶台装置的角度校准。
- 一种具有稳定击穿电压的稳压二极管的制备方法-202110217575.9
- 王清波;薛东风;薛智民;孙有民;赵杰 - 西安微电子技术研究所
- 2021-02-26 - 2023-06-09 - H01L21/265
- 本发明公开了一种具有稳定击穿电压的稳压二极管的制备方法，该制备方法是一种通过调整P型区杂质纵向分布改善稳压二极管击穿电压稳定性的工艺方法，通过高能离子注入工艺，降低稳压二极管P型区杂质浓度梯度：采用高能离子注入后低温退火或快速退火工艺完成稳压二极管P型区杂质激活，避免高温热过程导致的杂质浓度再分布，降低稳压二极管P型区杂质浓度在PN结附近的变化量。
- U型沟槽的形成方法和MOS晶体管-202111465822.3
- 罗杰 - 北京超弦存储器研究院
- 2021-12-03 - 2023-06-06 - H01L21/265
- 本发明提供了一种U型沟槽的形成方法和MOS晶体管，U型沟槽的形成方法包括：形成基底；在基底上沉积一沉积层；通过第一次刻蚀，在所述沉积层中形成预设的图形；将所述图形转移至所述基底，形成沟槽雏形；对所述沟槽雏形进行等离子掺杂处理，在所述沟槽雏形内形成掺杂层；通过第二次刻蚀，去除所述掺杂层，形成U形沟槽；其中，在第二次刻蚀工艺中采用的刻蚀选择比不同于在第一次刻蚀工艺中采用的刻蚀选择比。MOS晶体管包括上述方法形成的U形沟槽。本发明对沟槽雏形进行等离子掺杂处理，在沟槽雏形内壁与底面形成掺杂层；然后，根据掺杂对硅晶材料的改变情况，确定选择比，进行刻蚀去除掺杂层得到了U形沟槽；U形状沟槽不存在转折点。
- 半导体结构及其形成方法-201911038624.1
- 周飞 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-10-29 - 2023-06-06 - H01L21/265
- 一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括第一器件区和第二器件区，第一源漏掺杂层位于所述第一器件区中，第二源漏掺杂层位于所述第二器件区中；在基底上形成盖帽层，盖帽层覆盖第二源漏掺杂层且露出第一源漏掺杂层；在基底上形成覆盖第一源漏掺杂层和盖帽层的层间介质层；刻蚀层间介质层，在层间介质层中形成露出第一源漏掺杂层的第一开口以及露出第二源漏掺杂层上盖帽层的第二开口；在第一开口露出的第一源漏掺杂层中掺杂导电离子。本发明实施例，所述盖帽层起到了掩膜作用，对所述第一源漏掺杂层掺杂导电离子的过程中，盖帽层使得导电离子不易进入所述第二源漏掺杂层中，有利于提高半导体结构的电学性能。
- 一种基于离子注入的高厄利电压NPN晶体管制备方法-202110218621.7
- 孙有民;王清波;赵杰;卓青青;温富刚;王成熙 - 西安微电子技术研究所
- 2021-02-26 - 2023-06-02 - H01L21/265
- 本发明公开了一种基于离子注入的高厄利电压NPN晶体管制备方法，该制备方法针对NPN晶体管基区杂质浓度分布对厄利电压的影响机理，是一种通过调整基区杂质纵向分布形成高厄立电压NPN晶体管的工艺方法。通过这种工艺方法获得的NPN晶体管具有更高的厄利电压。该方法分别对采用本发明提出的新工艺方法形成的高厄立电压NPN晶体管，在相同放大倍数条件下，新工艺方法形成的NPN晶体管的厄利电压高于传统结构NPN晶体管。
- 一种提高离子注入层均匀性的方法-202211677870.3
- 张涛;胡卉;胡文;连坤;董玉爽;王金翠 - 济南晶正电子科技有限公司
- 2022-12-26 - 2023-05-30 - H01L21/265
- 本申请实施例提供一种提高离子注入层均匀性的方法，通过调整离子注入设备的离子束与晶圆的夹角，来避免离子束与晶圆的晶格原子之间的间隙平行，从而可避免离子注入时产生沟道现象，确保了被注入的离子能够到达晶圆中的深度均匀，提高了晶圆离子注入层的均匀性。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
