[发明专利]镓解理面III族/氮化物磊晶结构及其主动元件与其制作方法在审
| 申请号： | 202010790369.2 | 申请日： | 2017-06-14 |
| 公开（公告）号： | CN112017957A | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 江文章 | 申请（专利权）人： | 黄知澍 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L21/8252;H01L29/06;H01L29/20;H01L29/205;H01L29/207;H01L29/40;H01L29/778;H01L29/872;H01L27/06 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 11019 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国台湾台北市大*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是关于一种镓解理面III族/氮化物磊晶结构及其主动元件与其制作方法。在此镓解理面的氮化镓铝/氮化镓磊晶结构包含有一基底；一位于基底上的氮化镓碳掺杂高阻值层；一位于氮化镓碳掺杂高阻值层上的氮化镓铝缓冲层；一位于氮化镓铝缓冲层上的氮化镓通道层；以及一位于氮化镓通道层上的氮化镓铝层。在元件设计上藉由P型氮化镓倒置梯型栅极或阳极结构使镓解理面III族/氮化物磊晶结构内的二维电子气在P型氮化镓倒置梯型结构下方处能呈现耗尽状态，以制作出P型氮化镓栅极加强型氮化镓铝/氮化镓高速电子迁移率晶体管、P型氮化镓阳极氮化镓铝/氮化镓肖特基势垒二极管或混合型元件。 | ||
| 搜索关键词： | 解理 iii 氮化物 结构 及其 主动 元件 与其 制作方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于黄知澍，未经黄知澍许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010790369.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 耐高温的GPP芯片的生产工艺-202310866902.2
- 高宝华;陈宝成 - 常州银河电器有限公司
- 2023-07-14 - 2023-10-27 - H01L21/329
- 本发明涉及二极管芯片制造技术领域，尤其是涉及一种耐高温GPP芯片的生产工艺，步骤包括一次光刻：腐蚀开槽：SIPOS：二次光刻：电泳钝化：LTO；三次光刻以及表面金属化，划片切割。本发明的工序结合了光阻法和电泳法的优势，相比现有技术的全部钝化然后再根据需要裁切，本发明的工艺中玻璃层是根据需要人为排序然后进行生长钝化的，一方面钝化过程中没有其他杂质，玻璃内部不会产气泡和黑渣点，另一方面玻璃粉融化固化后是致密的，硬特性和耐高温特性都大大提高，有效保证GPP芯片的可靠性。
- 一种快恢复二极管的制备方法-202310981842.9
- 蒋骞苑;赵德益;吕海凤;张啸;王允;郝壮壮;胡亚莉;李佳豪;张彩霞 - 上海维安半导体有限公司
- 2023-08-04 - 2023-10-24 - H01L21/329
- 本发明提供一种快恢复二极管的制备方法，包括：步骤S1，于衬底上形成外延层；步骤S2，于外延层表面两侧分别形成场氧化区；步骤S3，于外延层中形成多个第一注入区，第一注入区贯穿外延层至衬底中；步骤S4，于外延层中形成多个第二注入区，第二注入区分别位于第一注入区表面；步骤S5，于外延层中形成多个第三注入区，然后快速退火；步骤S6，背面减薄，然后于衬底背面形成第四注入区；步骤S7，于第四注入区中形成多个第五注入区；步骤S8，于第四注入区的下表面形成第六注入区；步骤S9，淀积形成正面金属层和背面金属层。有益效果：器件反向恢复时间短、反向恢复峰值电流小、反向恢复电荷少，且具有较软的反向恢复特性。
- 一种TVS二极管PN结的优化方法-202211092643.4
- 徐远 - 苏州矽航半导体有限公司
- 2022-09-08 - 2023-10-17 - H01L21/329
- 本发明公开了一种TVS二极管PN结的优化方法，包括以下步骤：S1：将单一图形的PN结进行分割成若干个单元PN结；S2：在所述单元PN结对应的氧化层位置开设接触孔；S3：在正面淀积金属，并通过接触孔将拆分后的若干所述单元PN结并联，若干所述单元PN结的总面积与拆分前单一图形的PN结面积相同，本发明在确保PN结面积足够的同时，通过并联关系，大大降低了PN结总的体电阻，从而获得更低的钳位电压，本发明在确保TVS过流特性的同时能够将TVS的钳位电压控制的足够低。
- 一种碳化硅二极管制备方法及碳化硅二极管-202310892312.7
- 张鹏;冯尹 - 珠海格力电子元器件有限公司;珠海格力电器股份有限公司
- 2023-07-19 - 2023-10-13 - H01L21/329
- 本发明实施例提供了一种碳化硅二极管制备方法及碳化硅二极管，所述方法包括，在碳化硅外延片的P型外延层制备一类N型注入区和二类N型注入区；在外延层上制备二氧化硅层覆盖一类N型注入区、二类N型注入区以及两者之间的部分型外延层；在二氧化硅层上制备多晶硅层，刻蚀多晶硅层、二氧化硅层，露出碳化硅P型外延层；在多晶硅层及露出的外延层上制备第一金属层；在衬底远离外延层的一面制备第二金属层。本发明提供的方法相比于传统的二极管结构，增加了导电通道，从而降低导通电阻，能够降低器件的开关损耗，从而提高碳化硅二极管的整体性能；无需进行铝离子注入，能够简化器件制造工艺，有效降低生产成本。
- 单向平面TVS芯片及其制备方法-202311078728.1
- 吴同同;管国栋 - 马鞍山市槟城电子有限公司
- 2023-08-24 - 2023-10-13 - H01L21/329
- 本发明公开了一种单向平面TVS芯片及其制备方法。单向平面TVS芯片的制备方法包括：提供P型衬底，在P型衬底的双面生长氧化层；图案化第一表面的氧化层，形成第一图案区，图案化第二表面的氧化层，形成第二图案区，第二图案区包括至少一个柱状的氧化层结构；对第一图案区进行掺杂，形成第一N型掺杂区，对第二图案区进行N型掺杂，形成第二N型掺杂区。在P型衬底双面掺杂形成N
- 一种半导体脉冲高压二极管的制造方法-202310995310.0
- 王诗雪;董春红;张裕 - 北京市天润中电高压电子有限公司;鞍山中科恒泰电子科技有限公司
- 2023-08-04 - 2023-10-10 - H01L21/329
- 本发明提供了一种半导体脉冲高压二极管的制造方法，包括:采集制造的必要性需求，并从制造数据库调取相关的制造方案；按照制造方案中的每个制造步骤依次进行制造模拟，获取对应制造步骤下的制造过程信息；对所有制造过程信息进行合格分析；依据保留方案中每个保留步骤的单独制造性以及制造流程序号，向对应保留步骤设置制造关联索引，并构建制造列表；在实际生产过程中，对实际制造过程的过程进度以及过程数据进行实时记录，并与根据制造列表生成制造监督标准进行逐一对比分析，来对实际制造过程进行实时修正调整，实现对半导体脉冲高压二极管的制造。从模拟以及实际生产两方面来综合保证制造过程的合格性，保证制造的可靠性。
- 沟槽肖特基二极管的制作方法及沟槽肖特基二极管-202311061665.9
- 贾旭初;吴勐;李大喆 - 吉林华微电子股份有限公司
- 2023-08-22 - 2023-10-03 - H01L21/329
- 本申请提供一种沟槽肖特基二极管的制作方法及沟槽肖特基二极管，涉及半导体制造领域。在沟槽肖特基二极管的制作方法中，通过调整合金中的靶材比例来调整势垒层的功函数，得到势垒高度可调的沟槽肖特基二极管，当该势垒高度可调的沟槽肖特基二极管应用于太阳能光伏组件时，可以通过调整势垒高度来控制其正向压降参数的大小，从而实现降低能耗的目的。
- 一种P-GaN高反向耐压终端边缘的制备方法-202310499130.3
- 黄汇钦 - 天狼芯半导体（成都）有限公司
- 2023-05-05 - 2023-10-03 - H01L21/329
- 本发明公开了一种P‑GaN高反向耐压终端边缘的制备方法，所述制备方法包括：提供衬底，以及所述衬底上的外延层；其中，所述外延层包括漂移层；在所述漂移层的目标区域进行镁离子掺杂；根据镁离子掺杂结果，对所述外延层的表面进行刻蚀。本发明通过在终端边缘底下的飘移区参杂了镁离子让N
- 半导体器件及其制造方法-202210277578.6
- 何乃龙;张森;赵景川 - 无锡华润上华科技有限公司
- 2022-03-21 - 2023-09-29 - H01L21/329
- 本发明涉及一种半导体器件及其制造方法，所述方法包括：获取形成有第二导电类型区域的晶圆；通过光刻使光刻胶露出注入窗口；通过离子注入向所述注入窗口下方的所述第二导电类型区域中注入第二导电类型的离子，形成第二导电类型的埋层；对所述光刻胶进行回刻，所述光刻胶被去除一定厚度从而所述注入窗口扩大；通过离子注入向扩大后的注入窗口下方的所述第二导电类型区域中注入第一导电类型的离子，形成第一导电类型掺杂区；所述埋层位于所述第一导电类型掺杂区下方。本发明无需使用额外的光刻版即可形成齐纳二极管的第一导电类型掺杂区，且第一导电类型掺杂区的注入工艺参数可以独立设定，易于满足齐纳二极管的性能需求。
- 一种基于电源管理系统的肖特基二极管制备方法-202210485334.7
- 张定英;杨素;刘高平 - 南通电发新能源科技有限公司
- 2022-05-06 - 2023-09-19 - H01L21/329
- 本发明公开了一种基于电源管理系统的肖特基二极管制备方法，包括衬底、形成在衬底上表面的第一外延层、间隔排列在第一外延层内的至少三个沟槽，沟槽内填充有第二外延层，形成在两个沟槽之间的第一注入区、位于第一注入区上并与第一外延层上表面齐平的第二注入区、形成在第二注入区上表面的第一金属层、形成在第二外延层上表面与第一金属层连接的第二金属层、以及形成在衬底下表面的第三金属层。起到了抑制器件漏电流的作用，改善了器件的反向阻断能力，提高了器件的工作性能，也提升了电源管理系统的工作效率。
- 一种半导体雪崩高压二极管的制造方法-202311028168.9
- 王诗雪;董春红;张裕 - 北京市天润中电高压电子有限公司;鞍山中科恒泰电子科技有限公司
- 2023-08-16 - 2023-09-15 - H01L21/329
- 本发明提供了一种半导体雪崩高压二极管的制造方法，包括：步骤1：获取雪崩高压二极管的初始制造流程，并获取初始制造流程中每个制造步骤的步骤制造标准以及标准允许误差范围；步骤2：获取对雪崩高压二极管的制造需求，将制造需求与每个制造步骤进行制造映射，且结合步骤制造标准以及标准允许误差范围，确定步骤调节信息；步骤3：根据步骤调节信息对初始制造流程进行优化，得到当下制造流程，并对待制备半导体进行模拟；步骤4：当模拟结果合格时，按照最终制造流程进行半导体制造。避免流程的固化，进而通过模拟进一步保证后续实际制造的可靠性，提高对需求的满足度。
- 一种采用沟道注入的碳化硅超结肖特基二极管及制造方法-202310484229.6
- 韩超;姚彤;袁昊;宋庆文;白博仪;陶利;王东;吴勇 - 西安电子科技大学芜湖研究院
- 2023-04-27 - 2023-09-12 - H01L21/329
- 本发明涉及一种采用沟道注入的碳化硅超结肖特基二极管及制造方法，方法包括：提供碳化硅外延片；在第一掺杂类型外延层上依次制备离子注入阻挡层和光刻胶；曝光并显影离子注入区域的光刻胶形成刻蚀窗口，以剩余光刻胶为掩膜刻蚀刻蚀窗口暴露出的离子注入阻挡层，形成离子注入窗口；去除剩余光刻胶；以剩余离子注入阻挡层为掩膜，在离子注入窗口暴露出的第一掺杂类型外延层沿着目标晶向沟道进行第二掺杂类型的离子注入，形成第二掺杂类型阱区和第一掺杂类型阱区；去除剩余离子注入阻挡层；再次制备第一掺杂类型外延层并重复上述步骤，得到第二掺杂类型深阱柱和第一掺杂类型深阱柱。本发明可以减少超结结构外延工艺次数，降低制造成本。
- 一种快恢复二极管及其制备方法和应用-202010547030.X
- 欧阳潇;沈怡东;王成森 - 捷捷半导体有限公司
- 2020-06-16 - 2023-09-12 - H01L21/329
- 本发明提供了一种快恢复二极管及其制备方法和应用。该制备方法包括：提供一N型硅单晶片；通过磷预扩和磷再扩的方式，在N型硅单晶片的正反两面的表面制备N+扩散层；去除正面的N+扩散层；通过硼预扩和硼再扩的方式，在去除N+扩散层的正面扩散硼；扩散铂；正反两面均进行微腐蚀，去除微表面的富集铂源；两面同时沉积富氧多晶硅膜；将多余的铂析出至富氧多晶硅膜内；剥离富氧多晶硅膜；350℃‑450℃下沉积SiO
- 一种氮化镓功率器件的制备方法-202110743594.5
- 刘扬;张琦 - 中山大学
- 2021-06-30 - 2023-09-12 - H01L21/329
- 本发明属于半导体技术领域，更具体地，涉及一种氮化镓功率器件的制备方法。通过衬底剥离技术来实现器件的纵向导通，在中低压应用领域能够有效地缓解对GaN自支撑衬底的依赖，大大降低了器件制作成本；采用选择区域外延p型GaN方法制作终端结构，避免了离子注入或刻蚀带来的晶格损伤，获得高载流子浓度的p型GaN，减缓了反向偏压下器件电极下方存在的电场集中效应，从而提高了器件的击穿电压。
- 一种采用氮化碳P型层的JBS二极管制备方法-202310875890.X
- 柯茜;张梦龙;李京波 - 浙江芯科半导体有限公司
- 2023-07-17 - 2023-09-08 - H01L21/329
- 本发明属于半导体发光器件领域，提供了一种采用氮化碳P型层的JBS二极管制备方法，包括以下步骤：S1：在N
- 一种基于碳化硅同质外延的PIN二极管及其制备方法-202310859127.8
- 王小周;张梦龙;韩理想;郑筌升;雷剑鹏;李京波 - 浙江芯科半导体有限公司
- 2023-07-13 - 2023-08-29 - H01L21/329
- 本发明涉及电力电子技术领域，具体公开了一种基于碳化硅同质外延的PIN二极管及其制备方法，包括：沉淀薄膜、旋涂正光刻胶、刻蚀、去除光刻胶、去除残余SiO
- 半导体器件-202180086924.6
- 吉村贤一 - 罗姆股份有限公司
- 2021-10-21 - 2023-08-25 - H01L21/329
- 本发明提供一种半导体器件，其包括：具有主面的半导体层；第一导电型的阱区，其形成在所述半导体层的所述主面的表层部；第一导电型的第一杂质区域，其形成在所述阱区的表层部，且具有内壁部；和第二导电型的环状的第二杂质区域，其以与所述阱区之间形成pn结部的方式，在比所述内壁部靠内侧的位置形成在所述阱区的表层部。
- 一种新型沟槽肖特基二极管的制备方法-202310449929.1
- 徐显修;刘斌凯;张恒源;陈越;龚妮娜 - 浙江广芯微电子有限公司
- 2023-04-25 - 2023-08-22 - H01L21/329
- 本发明公开一种新型沟槽肖特基二极管的制备方法，包括：提供衬底，在该衬底上依次生长外延层、第一介质层、第二介质层，再通过光刻胶在介质层定义出沟槽位置，后刻蚀出直达外延层的沟槽；横向腐蚀沟槽开口处两侧的第一介质层，使露出开口处两侧外延层的台面；去除第二介质层，对所述台面及沟槽底部进行离子注入形成掺杂区域；去除第一介质层，在整体结构生长栅氧化层，再沉积多晶硅并填满沟槽；在栅氧化层上生长隔离层并刻蚀形成势垒区，后对势垒区注入离子形成轻掺杂区域；在所述隔离层和势垒区上依次沉积肖特基势垒金属层、阳极金属层；最后在衬底底面沉积阴极金属层。本发明有效提高了器件的反向击穿电压，降低反向漏电流及正向压降。
- 具有垂直AlGaN/GaN异质结的GaN基肖特基二极管及其制备方法-202310293807.8
- 白俊春;程斌;平加峰;汪福进 - 江苏芯港半导体有限公司
- 2023-03-24 - 2023-08-22 - H01L21/329
- 本发明涉及一种具有垂直AlGaN/GaN异质结的GaN基肖特基二极管及其制备方法，所述制备方法包括以下步骤：一、外延材料生长；二、再生长凹槽制作及再生长；三、电极制作。其能降低漂移层的等效电阻，提高单位面积的电流密度和面积使用率，从而提高了二极管的正向电流密度。
- 用于半导体器件的结构和制造用于半导体器件的结构的方法-202180084410.7
- E·布伊特拉戈;C·帕帕多普洛斯;C·科瓦斯塞;M·拉希莫 - 日立能源瑞士股份公司
- 2021-12-13 - 2023-08-18 - H01L21/329
- 提供了一种用于半导体器件的结构(1)，该结构具有：‑接触层(4)，所述接触层包括第一导电类型的第一掺杂剂，‑第二导电类型的基极层(2)，以及‑缺陷层(5)，所述缺陷层包括第一导电类型的第一掺杂剂，其中，‑在接触层(4)中被激活的第一掺杂剂的浓度高于在缺陷层(5)中被激活的第一掺杂剂的浓度。进一步地，提供了一种制造用于半导体器件的结构的方法。
- 一种齐纳二极管及其制造方法-202310640708.2
- 方明旭;陈华伦 - 华虹半导体（无锡）有限公司
- 2023-05-31 - 2023-08-15 - H01L21/329
- 本发明提供一种齐纳二极管及其制造方法，包括提供衬底，在衬底上形成N型埋层和P型埋层；在N型埋层和P型埋层上方形成外延层；在外延层中形成浅沟槽隔离结构；对外延层进行光刻和离子注入形成N型阱和P型阱；淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极；以多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在多晶硅栅极之间的外延层中形成PLDD区；进行源漏离子注入形成N+区和P+区，位于PLDD区内的N+区与PLDD区形成齐纳二极管的PN结。本发明采用轻掺杂离子注入工艺在外延层中形成PLDD区，在进行源漏离子注入的同时形成位于PLDD区内的N+区，解决了现有齐纳二极管过高的掩膜工艺成本的问题，而且降低了齐纳二极管的寄生电容。
- 一种提高快恢复二极管动态雪崩电压的方法-202310008913.7
- 李娜;王万 - 江苏索力德普半导体科技有限公司
- 2023-01-04 - 2023-08-15 - H01L21/329
- 本发明公开了一种提高快恢复二极管动态雪崩电压的方法，技术方案步骤S1，制备阻值较高的N‑衬底，N‑衬底的电阻率为80～100ohm‑cm；步骤S2，在N‑衬底分割注入P区，P区在N‑衬底上间隔布置；步骤S3，在P区的表面进行高浓度B离子注入增加P+层，之后进行退火处理，步骤S4，晶圆减薄处理后对背面进行N+注入，再进行真空激活，本发明的优点在于采用P区分割法调节阳极发射效率，增加器件的动态雪崩耐量，并且增加P+层改善器件欧姆接触，减小器件反向漏电及正向压降，避免发生严重的动态雪崩损坏二极管。
- 一种高阻断电压的氮化镓PN二极管及制备方法-202011638920.8
- 赵成;韩亚;孙越;王思元;王毅 - 扬州扬杰电子科技股份有限公司
- 2020-12-31 - 2023-08-15 - H01L21/329
- 一种高阻断电压的氮化镓PN二极管及制备方法,涉及氮化镓功率半导体器件。包括基板、过渡层、漂移层、有源区、漂移通道、场板和金属电极层；有源区第二半导体层、漂移层和两个漂移通道构成一个环状的漂移区结构，相对于仅有横向漂移区的横向结构氮化镓PN二极管或者仅有垂直漂移区的垂直结构氮化镓PN二极管，本发明中的漂移区的路径总长度大于制作在相同基板及外延层尺寸的横向结构或者垂直结构氮化镓PN二极管中漂移区的路径长度，由此增大氮化镓PN二极管的阻断电压。本发明具有提高器件的阻断电压，同时使阳极电极、阴极电极和场板电极汇集于器件结构的顶面，形成一种共面的器件输入输出电极结构，便于实现器件的平面集成化以及在功率集成电路中应用等特点。
- 一种沟槽肖特基二极管及其制作方法-202110187110.3
- 侯斌;李照;杨晓文;王健;鲁红玲 - 西安微电子技术研究所
- 2021-02-07 - 2023-08-15 - H01L21/329
- 本发明提供一种沟槽肖特基二极管及其制作方法，先对硅外延层氧化，在氧化层上涂覆光刻胶，并按照设计版图光刻，再去除刻蚀区域的氧化层，对硅衬底采用C
- 一种整流管的制造工艺-202310715375.5
- 陈建平;束红平 - 江苏威斯特整流器有限公司
- 2023-06-16 - 2023-08-08 - H01L21/329
- 本发明公开了一种整流管的制造工艺，其特征在于，包括如下步骤：扩散片选用、硅片套圆、硅片清洗、铝硅片、铝条的清洗、钼片清洗、烧结、倒角、管芯清洗、蒸金、合金、磨角、旋转腐蚀、中测及辐照以及封装；本发明制定的工艺步骤对组成管芯的各部件与封装做了详细的说明与工艺要求，并对钼片的阳极面与硅片的阴极面蒸镀金膜制定了工艺要求，钼片与硅片上设置了金膜后导电率增强，从而可以提升整流管的导电率与使用寿命。
- 一种环氧封装微型二极管及制作工艺-201911403212.3
- 刘德军;闫义奇;丁晓宏;张开云;迟鸿燕;杨春梅 - 中国振华集团永光电子有限公司（国营第八七三厂）
- 2019-12-30 - 2023-08-04 - H01L21/329
- 本发明提供的一种环氧封装微型二极管及制作工艺，其步骤为：本发明通过加工具有弹性的引线，将重量很轻的管芯夹在引线的开口两端完成管芯和引线的装配，加工完成后再将电极引线剪开，使微型二极管能够采用传统工艺进行加工。
- 碳化硅肖特基二极管及其制造方法-201811519390.8
- 贺冠中 - 深圳方正微电子有限公司
- 2018-12-12 - 2023-08-04 - H01L21/329
- 本发明涉及肖特基二极管技术领域，具体提供一种碳化硅肖特基二极管及其制造方法。该碳化硅肖特基二极管的制造方法包括以下步骤，在形成掩膜层、隔离介质层、肖特基金属膜层、钝化层时，分若干次沉积，以降低应力集中的可能性，并调节应力分布。由此制造方法获得的碳化硅肖特基二极管具有成品合格率高，反向漏电电流小、反向击穿电压大，可靠性高，使用寿命长等特点。
- 一种连续可逆调控肖特基二极管势垒的方法-202310740196.7
- 丁俊峰;姚德元 - 中国科学院合肥物质科学研究院
- 2023-06-21 - 2023-08-01 - H01L21/329
- 本发明公开了一种连续可逆调控肖特基二极管势垒的方法，具体为：使用金刚石对顶砧作为压应力产生装置，对肖特基二极管进行加压，肖特基二极管的势垒高度随着压应力的改变而改变，从而实现肖特基二极管势垒高度的连续并可逆调节。本发明的方法简单、操作方便，为设计新型高效肖特基器件提供了新的思路。
- 一种氮化镓PIN二极管及其制备方法-202011635958.X
- 赵成;王思元;韩亚;孙越;王毅 - 扬州扬杰电子科技股份有限公司
- 2020-12-31 - 2023-08-01 - H01L21/329
- 一种氮化镓PIN二极管及其制备方法。涉及一种氮化镓功率半导体器件。提供了一种增大器件结构中漂移区的长度，提高器件的阻断电压，同时使阳极电极、阴极电极和场板电极汇集于器件结构的顶面，形成一种共面的器件输入输出电极结构，便于实现器件的平面集成以及在功率集成电路中的应用的一种氮化镓PIN二极管及其制备方法。本发明具有增大器件结构中漂移区的长度，提高器件的阻断电压，同时使阳极电极、阴极电极和场板电极汇集于器件结构的顶面，形成一种共面的器件输入输出电极结构，便于实现器件的平面集成以及在功率集成电路中的应用等特点。
- 一种快恢复二极管制作方法-202310523609.6
- 于航;李磊;李大哲 - 吉林华微电子股份有限公司
- 2023-05-10 - 2023-07-28 - H01L21/329
- 本申请提供一种快恢复二极管的制作方法，涉及半导体器件制作工艺技术领。该方法包括：提供一衬底，形成基区主结区窗口和分压环窗口，基区主结区窗口位于所述衬底一端的表面。对基区主结区窗口和分压环窗口进行离子掺杂处理，得到基区主结区和分压环。在基区主结区处图案化形成有源区窗口，对有源区窗口进行离子掺杂，形成有源区。在衬底远离所述基区主结区的一端的表面制作沟道截止环。制作分别与基区主结区、分压环、有源区以及沟道截止环连接的金属电极。形成的有源区可以提升器件的浪涌能力，此外，采用场环终端加金属场版的工艺，不仅可以提高器件的可靠性和稳定性，还可以减少一道多晶光刻工艺，降低生产成本的同时缩短生产周期。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
