|
|
钻瓜专利网为您找到相关结果 257个，建议您 升级VIP下载更多相关专利
- [发明专利]一种自对准接触区处理方法、槽孔结构及芯片-CN202310928547.7在审
-
杜怡行;陈华伦;顾林;王壮壮;姚春
-
华虹半导体（无锡）有限公司
-
2023-07-27
-
2023-10-03
-
H10B41/30
- 本发明属于半导体加工技术领域，尤其涉及一种自对准接触区处理方法、槽孔结构及芯片；通过在漏（Drain）区预设浅沟槽隔离STI（Shallow Trench Isolation）结构顶端或在晶圆上投影、映射区域移除预设的层间电介质ILDs（Inter Layer Dielectrics）并填充第四中间介质（840）；进而结合蚀刻过程分别定义出第一槽型待填区（871）和第二孔型待填区（872），再结合刻蚀过程去除上述区域底部与侧墙同材质的隔离介质，改善了隔离区的电介质分布；其中，若采用湿法刻蚀来定义槽孔结构，则不存在负载效应LE（Loading Effect）的影响，而CESL（Contact Etch Stop Layer）刻蚀阶段由于封端氮化物CN（Capped Nitride）被削去的风险减小，也规避了控制栅CG（Control Gate）的桥接（Bridge）风险，增大了自对准接触SAC（Self Aligned Contact）过程的工作窗口（Window）。
- 一种对准接触处理方法结构芯片
- [发明专利]一种自对准隔离方法、膜结构及芯片-CN202310929313.4在审
-
杜怡行;顾林;陈华伦;王壮壮;姚春
-
华虹半导体（无锡）有限公司
-
2023-07-27
-
2023-10-03
-
H10B41/30
- 本发明属于半导体制造技术领域，尤其涉及一种自对准隔离方法、膜结构及芯片；基于自对准源SAS（Self Aligned Source）架构，于漏端Drain接触区CT（ConTact）以SAC（Self Aligned Contact）工艺制备长方形接触区CT，以封端氮化物（Capped Nitride）和间隔氮化物（Spacer Nitride）作自对准隔离，在接触区CT的刻蚀过程中承担阻挡层，使得源/漏接触区的结构变得一致，避免了刻蚀过程中槽（Trench）‑孔（Hole）间的负载效应LE（Loading Effect）；降低工艺难度的同时，因其字线WL（Word Line）上不存在硅化物（Salicide），可规避字线WL到接触区CT的桥接（Bridge），增大了接触区CT到控制栅CG（Control Gate）的工艺窗口；其轨道（Rail）结构的源端，将侧墙分摊到了控制栅CG和漏Drain，使得控制栅多晶硅无须过多收缩（Shrink）；其工艺兼容度高，更易于实现。
- 一种对准隔离方法膜结构芯片
- [发明专利]一种LDMOS器件及其制造方法-CN202310684611.1在审
-
方明旭;钱园园;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-06-09
-
2023-09-12
-
H01L21/336
- 本发明提供一种LDMOS器件及其制造方法，提供基底，基底包括用于形成核心器件的核心区、用于形成输入/输出器件的周边区和用于形成LDMOS器件的LDMOS区，基底上各区形成有栅极结构；依次淀积第一氧化层、氮化硅层和第二氧化层；在LDMOS区的栅极结构上方形成具有场板结构形成区域图案的光刻胶图形；以光刻胶图形为掩膜，对第二氧化层进行刻蚀，然后以氮化硅层为硬掩膜，刻蚀去除残留的第二氧化层；去除氮化硅层；利用湿法刻蚀工艺刻蚀第一氧化层，并对基底表面进行预清洗处理，形成由第一氧化层、氮化硅层和第二氧化层共同构成的SAB膜层。本发明的SAB膜层，相比单层氧化层，厚度更低，而且在不增加光罩的情况下就能降低SAB横向偏差并兼容核心区的小尺寸多晶硅器件。
- 一种ldmos器件及其制造方法
- [发明专利]一种LDMOS器件-CN202310533011.5在审
-
方明旭;钱园园;卢光远;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-05-11
-
2023-08-18
-
H01L29/78
- 本申请公开了一种LDMOS器件，涉及半导体制造领域。该器件包括：半导体衬底；掩埋层，形成于半导体衬底表层；隔离区，形成于掩埋层表面；漂移区，形成在隔离区上方；体区，形成在漂移区内；源区，形成在体区内；漏区，形成在漂移区表层；高压氧化硅场板，沉积在漂移区表层，高压氧化硅场板包括分别位于源区两侧的第一高压氧化硅场板和第二高压氧化硅场板；氧化层，形成于漂移区表层，氧化层薄于高压氧化硅场板；多晶硅栅极，形成在氧化层表面以及靠近氧化层的高压氧化硅场板的端部上；金属硅化物阻挡层，形成在高压氧化硅场板表层以及位于高压氧化硅场板上的多晶硅栅极的表面。通过高压氧化硅场板的设置，可以提高65nm以下工艺中LDMOS器件的可靠性。
- 一种ldmos器件
- [发明专利]一种齐纳二极管及其制造方法-CN202310640708.2在审
-
方明旭;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-05-31
-
2023-08-15
-
H01L21/329
- 本发明提供一种齐纳二极管及其制造方法，包括提供衬底，在衬底上形成N型埋层和P型埋层；在N型埋层和P型埋层上方形成外延层；在外延层中形成浅沟槽隔离结构；对外延层进行光刻和离子注入形成N型阱和P型阱；淀积栅氧化层和多晶硅并刻蚀形成多晶硅栅极；以多晶硅栅极为掩膜，采用轻掺杂离子注入工艺在多晶硅栅极之间的外延层中形成PLDD区；进行源漏离子注入形成N+区和P+区，位于PLDD区内的N+区与PLDD区形成齐纳二极管的PN结。本发明采用轻掺杂离子注入工艺在外延层中形成PLDD区，在进行源漏离子注入的同时形成位于PLDD区内的N+区，解决了现有齐纳二极管过高的掩膜工艺成本的问题，而且降低了齐纳二极管的寄生电容。
- 一种齐纳二极管及其制造方法
- [发明专利]存储器件的制作方法-CN202310637102.3在审
-
张剑;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-05-31
-
2023-08-08
-
H10B41/30
- 本申请公开了一种存储器件的制作方法，包括：提供一衬底，该衬底包括第一区域和第二区域，第一区域的衬底上形成有存储器件的元胞器件，第二区域的衬底上形成有存储器件的逻辑器件；在元胞器件和逻辑器件的周侧形成第一间隔层；进行全局浅结离子注入，在元胞器件和逻辑器件两侧的衬底中形成掺杂区；对第二区域进行LDD离子注入；在第一间隔层上形成缓冲层；在缓冲层上形成第二间隔层。本申请通过在形成元胞器件和逻辑器件的第一间隔层以及对逻辑器件的有源区进行LDD离子注入后，在第一间隔层上形成缓冲层，再在缓冲层上形成第二间隔层，由于缓冲层能够抵消间隔层在角落位置的应力，从而解决了仅仅形成一层间隔层所导致的应力过大产生的位错缺陷。
- 存储器件制作方法
- [发明专利]一种LDMOS器件及其制造方法-CN202310636678.8在审
-
方明旭;钱园园;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-05-31
-
2023-08-01
-
H01L21/336
- 本发明提供一种LDMOS器件及其制造方法，方法包括提供衬底，在衬底上形成N型埋层和P型埋层；在N型埋层和P型埋层上方形成外延层；在外延层中形成浅沟槽隔离结构；对外延层进行光刻和离子注入形成N型漂移区、P型隔离结构和P型体区；采用局部热氧化工艺在P型体区两侧的N型漂移区表面形成场氧；对外延层进行光刻和离子注入形成N型阱和P型阱；淀积多晶硅并刻蚀形成多晶硅栅极及多晶硅场板；对外延层进行源漏离子注入形成源漏区；形成场板结构，场板结构包括SAB介电层和形成在SAB介电层上的孔场板。本发明采用热氧工艺形成场氧并形成场板结构实现65nm以下节点高压LDMOS工艺，不仅减小了多晶硅刻蚀时高度差带来的工艺窗口问题，而且极大提高了器件可靠性。
- 一种ldmos器件及其制造方法
- [发明专利]LDMOS器件及其制备方法-CN202310589153.3在审
-
梁志彬;陈天;肖莉;王黎;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-05-24
-
2023-07-28
-
H01L21/336
- 本发明提供一种LDMOS器件及其制备方法，其中制备方法包括：提供一衬底；在衬底上形成图案化的光刻胶层，图案化的光刻胶层间隔地露出第一有源区的部分表面；以图案化的光刻胶层为掩膜，进行离子注入工艺以在第一有源区位置形成漂移区，其中，漂移区的中间区域中掺杂的离子浓度小于漂移区的边缘区域中掺杂的离子浓度；在漂移区底部的衬底中形成隔离区。本申请通过图案化的光刻胶层间隔地露出所述第一有源区的部分表面，并通过离子注入工艺以在所述第一有源区位置形成中间区域的离子浓度小于边缘区域的离子浓度的漂移区，可以有效限制离子注入后漂移区中的离子分布，使所形成的PN结成为缓变结，从而增加器件的击穿电压，改善器件HCI特性。
- ldmos器件及其制备方法
- [发明专利]终端结构的形成方法及器件-CN202310403920.7在审
-
郑芸;陈天;肖莉;王黎;陈华伦
-
华虹半导体（无锡）有限公司
-
2023-04-17
-
2023-07-21
-
H01L29/06
- 本申请公开了一种终端结构的形成方法及器件，该器件包括：隔离结构，其包括形成于衬底中的第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区，以及形成于衬底中的第一LOCOS隔离层、第二LOCOS隔离层和第三LOCOS隔离层，衬底正面形成有氧化层；第一金属场板，形成于第二掺杂区上方；第二金属场板，形成于第三掺杂区上方；其中，第二掺杂区、第三掺杂区和第四掺杂区依次位于第一掺杂区的一侧，第一掺杂区的宽度大于第二掺杂区、第三掺杂区和第四掺杂区的宽度，第一LOCOS隔离层位于第一掺杂区和第二掺杂区之间，第二LOCOS隔离层位于第二掺杂区和第三掺杂区之间，第三LOCOS隔离层位于第三掺杂区和第四掺杂区之间。
- 终端结构形成方法器件
|
