[发明专利]制造高压半导体器件的方法在审
| 申请号： | 201910167923.9 | 申请日： | 2019-03-06 |
| 公开（公告）号： | CN110581069A | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | 朴淳烈 | 申请（专利权）人： | 爱思开海力士系统集成电路有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265;H01L21/266;H01L29/78 |
| 代理公司： | 11363 北京弘权知识产权代理事务所(普通合伙) | 代理人： | 许伟群;郭放 |
| 地址： | 韩国忠*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造高压半导体器件的方法包括：在缓冲绝缘层上形成阻挡图案，所述缓冲绝缘层设置在第二导电类型的半导体区域中的第一区域上方；在缓冲绝缘层上方形成具有开口的离子注入掩模图案，以通过离子注入掩模图案的开口暴露出阻挡图案，以及使用离子注入掩模图案，将用于形成第一导电类型的体区的第一导电类型的杂质离子注入到第一区域中。 | ||
| 搜索关键词： | 离子注入掩模 缓冲绝缘层 第一导电类型 第一区域 阻挡图案 图案 开口 高压半导体器件 半导体区域 导电类型 杂质离子 体区 暴露 制造 | ||
【主权项】：
1.一种制造高压半导体器件的方法，所述方法包括：/n在缓冲绝缘层上方形成用于阻挡杂质离子的阻挡图案，所述缓冲绝缘层设置在第二导电类型的半导体区域中的第一区域上方；/n在所述缓冲绝缘层上方形成具有开口的离子注入掩模图案，以通过所述离子注入掩模图案的所述开口暴露出所述阻挡图案；以及/n使用所述离子注入掩模图案，将用于形成第一导电类型的体区的所述第一导电类型的杂质离子注入到所述第一区域中。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士系统集成电路有限公司，未经爱思开海力士系统集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910167923.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 功率MOSFET器件及其制造方法-201911109805.9
- 张军亮;刘琦;张园园;徐西昌 - 龙腾半导体有限公司
- 2019-11-14 - 2020-02-14 - H01L21/336
- 本发明涉及一种功率MOSFET器件及其制造方法，步骤为：在N+Sub上生长外延层N‑epi；生长场氧化层，在有源区刻蚀场氧化层，在终端区注入P+并退火；在有源区生长屏蔽氧化层，注入杂质磷形成JFET区；在外延层生长牺牲氧化层并腐蚀，热氧化生长栅氧化层；在栅氧化层之上淀积多晶硅并刻蚀；在栅氧化层和多晶硅上注入Boron离子形成自对准的P阱；对PW进行热氧化推结；N+注入，形成自对准的源极N+区；N+退火处理；淀积LPSIN并进行源极P+高能注入；层间介质ILD淀积；接触孔刻蚀，Ti/TiN淀积；正面金属淀积并刻蚀；衬底减薄，背面注入，背面金属淀积，合金化，形成完整器件结构。本发明将closed结构改为open结构，采用LPSIN掩蔽的源极P+注入，提高了器件的通流能力。
- 半导体元件及制造方法-201510859529.3
- 布莱戴恩·杜瑞兹;阿尔杨·阿法赖恩 - 台湾积体电路制造股份有限公司
- 2015-11-30 - 2020-02-14 - H01L21/336
- 本发明涉及半导体元件及制造方法。更具体的，本发明提供一种半导体元件及使用半导体鳍片制造半导体元件的方法。在实施例中，从衬底形成所述鳍片，覆盖所述鳍片的中间区段，且接着移除所述鳍片的在所述中间区段的两侧上的部分。接着执行一系列布植，且形成栅极介电质及栅极电极以从所述鳍片形成隧穿场效应晶体管。
- 基于Ga-201611123674.6
- 元磊;张弘鹏;贾仁需;张玉明 - 西安电子科技大学
- 2016-12-08 - 2020-02-14 - H01L21/336
- 本发明涉及一种基于Ga
- 一种带背面腐蚀氧化层工艺的功率MOSFET制造方法-201710155478.5
- 肖添;王鹏飞;李光波;李孝权;胡镜影;唐仕伟;唐昭焕;王斌;吴雪;杨永晖 - 重庆中科渝芯电子有限公司
- 2017-03-16 - 2020-02-14 - H01L21/336
- 本发明公开了一种带背面腐蚀氧化层工艺的功率MOSFET制造方法；在流程中涉及用键合保护层(NECK区)低淀SiO
- 一种超浅结的制备方法-201710523885.7
- 康晓旭 - 上海集成电路研发中心有限公司
- 2017-06-30 - 2020-02-14 - H01L21/336
- 本发明提供了一种超浅结的制备方法，其包括：步骤01：提供一硅衬底；步骤02：在硅衬底表面生长氧化薄膜；步骤03：在氧化薄膜表面低温生长掺杂非晶硅层；步骤04：采用释放工艺去除非晶硅层，非晶硅层中的杂质成分保留在氧化薄膜表面；步骤05：高温退火，驱使氧化薄膜表面的杂质扩散进入硅衬底表层并在硅衬底表层被激活；步骤06：去除氧化薄膜和未进入硅衬底表层的杂质。本发明打破了现有的制备超浅结需要低能量注入且均匀性较差的问题，可以在低温下制备掺杂非晶硅介质，并不需要高温，从而避免高温下杂质在掺杂非晶硅介质生长时扩散到硅衬底表层，导致超浅结形成较难的问题。
- 薄膜晶体管基板和薄膜晶体管基板的制造方法-201880042699.4
- 梶山康一;水村通伸 - 株式会社V技术
- 2018-07-03 - 2020-02-14 - H01L21/336
- 能够提高TFT对折弯、卷绕等外力的耐久性并防止基板的破裂、缺损。在挠性基板(20)，在与设置有薄膜晶体管的第一表面相反的一侧的第二表面形成有凹部(23)，从与第一表面大致正交的第一方向观察，凹部(23)配置于不与薄膜晶体管重叠的位置。
- 半导体元件的制造方法-201910354383.5
- 黄耀陞;孙宏彰;张毅敏;方子韦 - 台湾积体电路制造股份有限公司
- 2019-04-29 - 2020-02-11 - H01L21/336
- 一种半导体元件的制造方法包括以下步骤。在横跨半导体鳍片的第一部分上形成虚设栅极结构。在横跨半导体鳍片的第二部分上形成掺杂的半导体层。在横跨掺杂的半导体层上形成介电层。介电层和掺杂的半导体层之间的界面实质上与半导体鳍片的顶面和侧壁的组合的轮廓共形。使用金属栅极结构替换虚设栅极结构。
- 半导体装置的形成方法-201910405924.2
- 王俊杰;白岳青;杨怀德 - 台湾积体电路制造股份有限公司
- 2019-05-15 - 2020-02-11 - H01L21/336
- 本公开涉及一种半导体装置的形成方法，且涉及包含盖层的半导体装置与其形成方法。在一实施例中，方法包括外延成长第一半导体层于n型井上；蚀刻第一半导体层以形成第一凹陷；外延成长第二半导体层以填入第一凹陷；蚀刻第二半导体层、第一半导体层与n型井以形成第一鳍状物；形成浅沟槽隔离区以与第一鳍状物相邻；以及形成盖层于第一鳍状物上，且盖层接触第二半导体层，其中形成盖层的步骤包括：进行预清洁工艺以自第二半导体层的露出表面移除原生氧化物；进行升华工艺以产生第一前驱物；以及进行沉积工艺，其中来自第一前驱物的材料沉积于第二半导体层上以形成盖层。
- 半导体装置的形成方法-201910445396.3
- 许议文;陈哲明 - 台湾积体电路制造股份有限公司
- 2019-05-27 - 2020-02-11 - H01L21/336
- 远端产生的等离子体能量化制程气体的自由基。制程气体的自由基可与前驱物气体作用，以反应形成氧化物于工件的区域上。形成氧化物的步骤不损伤下方的层状物如低介电常数的介电层。在鳍状场效晶体管装置的形成方法中，氧化物层可对应栅极间隔物上的主要侧壁间隔物。
- 半导体装置的制造方法-201910659564.9
- 叶凌彦;卡罗司·迪亚兹 - 台湾积体电路制造股份有限公司
- 2019-07-22 - 2020-02-11 - H01L21/336
- 一种半导体装置的制造方法，在此方法中，堆叠形成于基材上方。所述堆叠包括多个第一磊晶层和多个第二磊晶层，此些第一磊晶层和此些第二磊晶层彼此交替地堆叠。第一磊晶层包括硫、磷、硒、砷或上述的组合。对堆叠进行第一蚀刻制程，以形成鳍。介电层形成于鳍上方。暴露出鳍的通道区。使用碳氢化合物化学蚀刻法，对鳍的通道区中的第一磊晶层的每一者的第一部分进行第二蚀刻制程。第二蚀刻制程蚀刻第一磊晶层的蚀刻速率高于第二蚀刻制程蚀刻第二磊晶层的蚀刻速率。形成栅极结构，此栅极结构环绕鳍的通道区中的第二磊晶层的每一者的第一部分。
- 半导体装置的形成方法-201910682987.2
- 江国诚;黄麟淯;苏焕杰;王圣璁;林志昌;游家权;张家豪;林天禄;林佑明;王志豪 - 台湾积体电路制造股份有限公司
- 2019-07-26 - 2020-02-11 - H01L21/336
- 半导体装置的形成方法包括：提供装置，其包括具有金属栅极层的栅极堆叠。装置亦包括位于栅极堆叠的侧壁上的间隔物层，以及与栅极堆叠相邻的源极/漏极结构。方法还包括对金属栅极层进行第一回蚀刻制程，以形成回蚀刻的金属栅极层。在一些实施例中，方法包括沉积金属层于回蚀刻的金属栅极层上。在一些例子中，形成半导体层于金属层与间隔物层上，以提供栅极堆叠与间隔物层上的T形盖层。
- 半导体结构的制作方法-201910695395.4
- 王培勋;周智超;林群雄;蔡庆威;王志豪 - 台湾积体电路制造股份有限公司
- 2019-07-30 - 2020-02-11 - H01L21/336
- 本发明实施例提供半导体结构的制作方法，包括形成自基板凸起的半导体鳍状物，半导体鳍状物包括第一半导体材料的多个第一半导体层与第二半导体材料的多个第二半导体层交错堆叠，且第一半导体材料与第二半导体材料的组成不同；形成第一栅极堆叠于半导体鳍状物上；形成凹陷于半导体鳍状物中与第一栅极堆叠相邻的源极/漏极区中，且凹陷中露出第一半导体层与第二半导体层的侧壁；对半导体鳍状物进行蚀刻工艺，造成底切于第一栅极堆叠下；外延成长第一半导体材料的半导体延伸结构于半导体鳍状物的侧壁上以填入底切；以及自凹陷成长外延的源极/漏极结构。
- 一种恢复辐照后MOSFET阈值电压降低的方法-201911030858.1
- 曾大杰 - 深圳尚阳通科技有限公司
- 2019-10-28 - 2020-02-11 - H01L21/336
- 本发明公开一种恢复辐照后MOSFET阈值电压降低的方法，所述方法包括以下步骤：步骤1：提供一MOSFET，所述MOSFET经过辐照处理；步骤2：在所述MOSFET的栅极或漏极施加一定数值的电压，并持续一段时间，使得一部分电子进入所述MOSFET的栅极的氧化层，并与俘获的空穴进行复合。本发明通过对辐照后的MOSFET的栅极或漏极施加电压，使得电子进入栅极的氧化层与俘获的空穴复合，能够恢复器件的阈值电压，缓解MOSFET在高温下阈值电压下降严重的问题。
- 一种半导体器件及其制造方法、电子装置-201610006033.6
- 李敏 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-06 - 2020-02-11 - H01L21/336
- 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有多个栅极结构，在栅极结构的侧壁上形成有侧墙结构；在半导体衬底上沉积多晶硅层，覆盖栅极结构和侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；在多晶硅层上沉积牺牲层，以填充栅极结构之间的间隙，并在牺牲层上沉积硬掩膜层；在硬掩膜层中形成开口，以露出牺牲层，并在所述开口的侧壁上形成牺牲侧墙；以硬掩膜层和牺牲侧墙为掩膜，依次去除露出的牺牲层和多晶硅层；依次去除硬掩膜层、牺牲侧墙和剩余的牺牲层。根据本发明，可以缩小去除露出的多晶硅层的工艺窗口。
- 一种低成本制备双电层薄膜晶体管的工艺-201810825963.3
- 辛倩;杜路路;宋爱民;杜军 - 济南嘉源电子有限公司
- 2018-07-25 - 2020-02-07 - H01L21/336
- 本发明的低成本制备双电层薄膜晶体管的工艺，包括：a).衬底和电极材料的选取；b).源、漏电极图案化（划线）；c).样品清洗；d).制备有源层；e).栅极衬底和电极材料的选取以及栅极图案化（切片）；f).制备栅介质层；g).倒装贴片。本发明的制备双电层薄膜晶体管的工艺，提供了一种简单低成本的双电层薄膜晶体管的制备方法，开发了“划线，切片和倒装贴片（Carving,cutting,and flip‑chip bonding,简称为CCFB）”技术，具有成本低、省时、环保、易于大规模生产的优点，可用于多种衬底，如玻璃、硅片、云母等刚性衬底，以及塑料和纸等柔性基材，其优异的工艺优势和器件性能表明，该技术具有极高的应用推广前景。
- 半导体结构及其形成方法-201810827317.0
- 杨震;陈德艳;赵连国;彭昀鹏;管伟 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-07-25 - 2020-02-07 - H01L21/336
- 一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底内形成有相邻接的阱区和漂移区；在所述漂移区内形成凹槽；在所述凹槽内形成隔离层；在所述凹槽一侧的阱区和漂移区交界处的基底上形成栅极层。本发明在漂移区内形成凹槽后，在所述凹槽内形成隔离层，随后在所述凹槽一侧的阱区和漂移区交界处的基底上形成栅极层，与采用场极板技术相比，本发明能够避免栅极层受到鸟嘴效应的影响，而且，所述隔离层位于所述漂移区内，当LDMOS沟道导通后，能够起到延长电流流通路径长度的作用，从而提高了LDMOS的击穿电压、改善LDMOS的热载流子注入效应，使LDMOS的耐压性能和可靠性得到改善。
- 半导体结构的形成方法-201610531756.8
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-07-07 - 2020-02-07 - H01L21/336
- 本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一晶体管区和第二晶体管区，所述基底的第一晶体管区和第二晶体管区包括衬底和位于衬底上的鳍部；在所述第一晶体管区衬底上形成第一牺牲层，所述第一牺牲层的表面低于所述鳍部顶部表面；对所述第一晶体管区第一牺牲层进行第一离子注入；进行第一离子注入之后，去除所述第一牺牲层；去除所述第一牺牲层之后，进行退火处理。在进行退火处理的过程中，所述第一牺牲层已经被去除，第一牺牲层中的掺杂离子不会扩散进入第二晶体管区鳍部中，从而不会影响第二晶体管区所形成晶体管的性能。因此，所述形成方法能够改善半导体结构性能。
- 横向扩散金属氧化半导体元件及其制造方法-201610079339.4
- 王子嵩 - 力晶积成电子制造股份有限公司
- 2016-02-04 - 2020-02-07 - H01L21/336
- 本发明公开一种横向扩散金属氧化半导体元件及其制造方法，该横向扩散金属氧化半导体元件的制作方法包括：提供基底，基底上已依序形成有介电层、第一导体层、粘着层以及第二导体层。图案化第二导体层，以形成导体结构。于导体结构的一侧的第一导体层与介电层中形成第一沟槽。以导体结构作为掩模，移除第一导体层与第一沟槽所暴露的部分基底，以形成栅极结构与第二沟槽。于栅极结构的一侧的基底中形成第一导电型的第一阱区。于栅极结构的另一侧的基底中形成第二导电型的第二阱区。于栅极结构的侧壁形成间隙壁，间隙壁填满所述第二沟槽。于栅极结构的两侧的基底中形成漏极区及源极区。
- 鳍式晶体管的形成方法-201610079532.8
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-02-03 - 2020-02-07 - H01L21/336
- 一种鳍式晶体管的形成方法，包括：提供包括核心区和外围区的衬底，核心区和外围区的衬底表面分别具有鳍部；在衬底表面形成隔离层；在外围区的鳍部侧壁和顶部表面形成第一栅氧层以及位于第一栅氧层表面的保护层，保护层的材料为半导体材料；在隔离层、鳍部和保护层表面形成分别横跨核心区和外围区鳍部的伪栅层；在隔离层和鳍部表面形成介质层，介质层暴露出伪栅层顶部；去除伪栅层，在外围区的介质层内形成第一沟槽，在核心区的介质层内形成第二沟槽；去除第一沟槽暴露出的保护层；之后在第二沟槽暴露出的鳍部侧壁和顶部表面形成第二栅氧层。所形成的鳍式晶体管的漏电流得到控制，驱动电流提高，功耗减小，稳定性改善。
- 鳍式晶体管的形成方法-201610130608.5
- 李勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-03-08 - 2020-02-07 - H01L21/336
- 一种鳍式晶体管的形成方法，包括：提供包括N型核心区和P型核心区的衬底，衬底表面具有鳍部和隔离层；在N型核心区和P型核心区的鳍部侧壁和顶部表面形成第一栅氧层；在隔离层和第一栅氧层表面形成分别横跨N型核心区和P型核心区鳍部的伪栅层；在隔离层和鳍部上形成介质层，介质层暴露出伪栅层顶部；去除伪栅层，在N型核心区的介质层内形成第一沟槽，在P型核心区的介质层内形成第二沟槽；去除第一沟槽底部的第一栅氧层；在N型核心区暴露出的鳍部侧壁和顶部表面形成第二栅氧层；在第二栅氧层表面形成填充满第一沟槽的第一栅极结构；在第一栅氧层表面形成填充满第二沟槽的第二栅极结构。所形成的鳍式晶体管性能改善。
- 超级结的制造方法-201710599662.9
- 李昊 - 上海华虹宏力半导体制造有限公司
- 2017-07-21 - 2020-02-07 - H01L21/336
- 本发明公开了一种超级结的制造方法包括步骤：提供表面形成有第一导电类型掺杂的第一外延层的晶圆，按照侧面为90度的要求进行光刻刻蚀形成超级结的沟槽，沟槽的侧面倾角会在90度正负波动；进行第一次外延生长在各沟槽的底部表面和侧面形成用于修复沟槽的侧面倾角波动的第二外延层；进行第二次外延生长形成第二导电类型掺杂的第三外延层将各沟槽完全填充并形成超级结。本发明的第二外延层为第一导电类型掺杂或者非掺杂或者为小于后续第三外延层的掺杂浓度一半的第二导电类型掺杂，能实现对沟槽的侧面倾角波动的修复，使各区域的第三外延层结构均匀，能提高沟槽工艺的面内均匀性，从而提高器件的耐压及耐压均匀性，提高产品的良率。
- TFT基板和具备TFT基板的扫描天线-201880039060.0
- 美崎克纪 - 夏普株式会社
- 2018-06-07 - 2020-02-07 - H01L21/336
- TFT基板(101A)具有：电介质基板(1)；以及多个天线单位区域(U)，其排列在电介质基板上，各自具有TFT(10)和电连接到TFT的漏极电极(7D)的贴片电极(15)。TFT基板具有：栅极金属层(3)，其支撑于电介质基板，包含TFT的栅极电极(3G)；源极金属层(7)，其支撑于电介质基板，包含TFT的源极电极(7S)；TFT的半导体层(5)，其支撑于电介质基板；栅极绝缘层(4)，其形成于栅极金属层与半导体层之间；以及平坦化层(14)，其形成于栅极绝缘层上，由有机绝缘材料形成。
- 半导体装置、包括该半导体装置的显示装置-201580020352.6
- 肥塚纯一;神长正美;黑崎大辅 - 株式会社半导体能源研究所
- 2015-04-08 - 2020-02-07 - H01L21/336
- 本发明的一个方式的目的之一是在使用包含氧化物半导体的晶体管的半导体装置中抑制电特性的变动且提高可靠性。本发明的一个方式是一种包括晶体管的半导体装置，该晶体管包括：栅电极；栅电极上的第一绝缘膜；第一绝缘膜上的氧化物半导体膜；与氧化物半导体膜电连接的源电极；以及与氧化物半导体膜电连接的漏电极，在晶体管上设置有第二绝缘膜，在第二绝缘膜上设置有保护膜，第二绝缘膜包含氧，且保护膜包含用于氧化物半导体膜的金属元素中的至少一个。
- 一种鳍状结构的制备方法以及半导体器件的制备方法-201911032236.2
- 李永亮;杨红;程晓红;王晓磊;马雪丽;王文武 - 中国科学院微电子研究所
- 2019-10-28 - 2020-02-04 - H01L21/336
- 本发明提供鳍状结构的制备方法，包括以下步骤，提供衬底并在衬底上淀积形成氧化介质层；自氧化介质层的顶层向下刻蚀形成凹槽；自凹槽的槽底向上选择性外延形成第一外延结构；对已形成的结构进行平坦化处理形成第二外延结构；在氧化介质层中形成若干第二外延结构；腐蚀氧化介质层使每一个第二外延结构外露，形成鳍状结构。本发明提供的鳍状结构的制备方法具有较好的质量一致性和特性。本发明还提供一种半导体器件的制备方法，在采用本发明提供的鳍状结构的制备方法制成而成的鳍状结构的基础上，形成的半导体器件具有较高且一致的迁移率。
- N型半导体器件及其制造方法-201911192536.7
- 翁文寅 - 上海华力集成电路制造有限公司
- 2019-11-28 - 2020-01-31 - H01L21/336
- 本发明公开了一种N型半导体器件，包括：形成于硅衬底表面上的栅极结构；栅极结构形成于凹槽中，包括依次叠加的栅介质层、N型功函数层和金属栅；沟道区形成于硅衬底表面中；N型半导体器件的工艺节点为7nm以下，凹槽的宽度为20nm以下；N型功函数层的厚度减薄到满足金属栅对所述凹槽进行完全填充的要求；N型功函数层的材料采用TaAl，利用TaAl的功函数接近所述底的导带底的特性来减少N型半导体器件的阈值电压，使功函数层的厚度和器件阈值电压同时满足7nm以下的工艺节点的器件要求。本发明还公开了一种N型半导体器件的制造方法。本发明能使N型功函数层的材料同时满足厚度缩小以及阈值电压减少的要求，能很好应用于7nm以下工艺节点的制程中。
- 一种半导体器件及其制作方法、电子装置-201810778073.1
- 伏广才;宣荣峰 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-07-16 - 2020-01-24 - H01L21/336
- 本发明提供一种半导体器件及其制作方法、电子装置，所述方法包括:提供半导体衬底，所述半导体衬底中形成有浅沟槽隔离，所述浅沟槽隔离上形成有栅极结构；在所述栅极结构上形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜蚀刻所述栅极结构和所述浅沟槽隔离，以在所述浅沟槽隔离中形成凹槽；在所述凹槽中形成屏蔽场板。根据本发明提供的半导体器件的制作方法，通过在栅极上形成图案化的光刻胶层，然后以图案化的光刻胶层为掩膜蚀刻栅极和浅沟槽隔离，并在蚀刻浅沟槽隔离形成的凹槽中形成屏蔽场板，简化了工艺步骤，节约了工艺成本，提高了器件性能。
- 垂直场效应晶体管(VFET)器件及其形成方法-201910642353.4
- 洪思焕;朴容喜;徐康一 - 三星电子株式会社
- 2019-07-16 - 2020-01-24 - H01L21/336
- 提供了垂直场效应晶体管(VFET)器件和形成器件的方法。该方法可包括：形成包括第一沟道区域和第二沟道区域的沟道区域；在衬底中形成第一腔；在第一腔中形成第一底部源极/漏极；在衬底中形成第二腔；以及在第二腔中形成第二底部源极/漏极。第一腔可以暴露第一沟道区域的下表面，第二腔可以暴露第二沟道区域的下表面。该方法还可以包括：在形成第一底部源极/漏极和第二底部源极/漏极之后，去除第一沟道区域和第二沟道区域之间的沟道区域的一部分，以将第一沟道区域与第二沟道区域分离。
- 半导体装置的形成方法-201910642619.5
- 杨建勋;林立德 - 台湾积体电路制造股份有限公司
- 2019-07-16 - 2020-01-24 - H01L21/336
- 形成气隙间隔物于半导体装置中的方法，包括提供装置，其含有栅极堆叠、多个间隔物层位于栅极堆叠的侧壁上、以及源极/漏极结构与栅极堆叠相邻。在一些实施例中，移除间隔物层的第一间隔物层，以形成气隙于栅极堆叠的侧壁上。在多种例子中，接着沉积第一密封层于气隙的顶部上以形成密封的气隙，并沉积第二密封层于第一密封层上。之后采用第一蚀刻制程，自源极/漏极结构上蚀刻第一自对准接点层。在多种实施例中，第一蚀刻制程选择性地蚀刻第一自对准接点层，而第一密封层与第二密封层维持未蚀刻。
- 平面晶体管的制造方法-201911028078.3
- 安凯 - 沈阳硅基科技有限公司
- 2019-10-28 - 2020-01-24 - H01L21/336
- 本发明提供了一种平面晶体管的制造方法，包括：在第一硅片的表面沉积固溶体薄膜，固溶体薄膜与第一硅片的硅晶格失配比为第一比值；在固溶体薄膜上以单原子层的形式形成单晶硅薄膜；将第一硅片、固溶体薄膜和单晶硅薄膜进行快速热退火处理；将氢离子(H+)注入至第一硅片内；将氧化片贴合于单晶硅薄膜上，并将单晶硅薄膜与氧化片键合，以得到键合片；将键合片进行裂片处理，以去掉第一硅片；采用腐蚀液腐蚀固溶体薄膜，以得到平面晶体管。本发明所提供的平面晶体管的制造方法，通过沉积法在第一硅片的表面形成固溶体薄膜，降低了生产设备的造价，工艺简单，便于操作，并且无需氢气等辅助气体，提高了生产的安全系数。
- 一种降低沟槽型金属氧化物半导体导通电阻的方法-201911030598.8
- 黄泽军;张二雄;刘厚超;李何莉 - 深圳市锐骏半导体股份有限公司
- 2019-10-28 - 2020-01-24 - H01L21/336
- 本发明公开了一种降低沟槽型金属氧化物半导体导通电阻的方法，包括以下步骤，在硅衬底上的N型外延层上生长热生长氧化层，再淀积氧化层，进行沟槽的刻蚀；生长栅极氧化层，再淀积掺杂的栅极多晶硅；形成器件的栅极，P型杂质注入，形成P型体区；进行纵向的源区光刻，进行N型杂质注入；形成沟槽DMOS的源区；进行纵向的P型浓掺杂区光刻，P型浓掺杂质注入；淀积介质隔离层,淀积钛/氮化钛，再淀积正面金属层形成器件的源极；再生长背面金属层，形成器件的漏极，完成器件的制作；本发明通过改变器件的结构，实现了更小元胞的制作，实现了相同面积导通电阻的降低或相同导通电阻芯片面积的减小，具有良好的市场应用价值。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
