“H01L21/266”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果191个，建议您升级VIP下载更多相关专利

[发明专利]位错结构的形成方法-CN202310890175.3在审
发明人：张强强 -专利权人：上海华力集成电路制造有限公司
申请日： 2023-07-19 - 公布日： 2023-10-27 - 主分类号： H01L21/266 文献下载
摘要：本发明提供一种位错结构的形成方法，所述方法包括：提供一半导体衬底；于所述半导体衬底的表面形成辅助栅极层，并对其进行图案化刻蚀形成栅极图案；以所述栅极图案为掩膜，对所述半导体衬底进行预非晶化注入以于所述半导体衬底内形成非晶化区域；去除形成所述栅极图案的所述辅助栅极层；对所述半导体衬底实施退火工艺以于所述非晶化区域内形成位错结构。通过本发明解决了现有的位错结构在22nm及以下技术节点中难以形成的问题。
结构形成方法

[发明专利]半导体器件的制造方法及半导体器件-CN202311148013.9在审
发明人：马凤麟;龚柏铧;于绍欣;赵晓龙;钟鼎;杜宁乐 -专利权人：粤芯半导体技术股份有限公司
申请日： 2023-09-07 - 公布日： 2023-10-20 - 主分类号： H01L21/266 文献下载
摘要：本申请公开了一种半导体器件的制造方法及半导体器件，该半导体器件的制造方法包括：提供一基底，并在基底内形成有源区和浅槽隔离结构，浅槽隔离结构围绕有源区设置，有源区包括源区和漏区，有源区的宽度为0.6um~1.5um；在基底上形成栅氧层；在栅氧层的预设区域进行离子注入，预设区域为浅槽隔离结构与有源区交界处在栅氧层上对应的位置，以在浅槽隔离结构和有源区的交界处形成P型离子注入区，P型离子注入区位于源区和漏区之间，且P型离子注入区的深度大于或等于源区和/或漏区的深度，离子注入的注入离子为铟离子。本方案可以减少半导体器件在特殊环境中的漏电问题。
半导体器件制造方法

[发明专利]半导体器件及其形成方法-CN201910172297.2有效
发明人：熊鹏;陆建刚 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-07 - 公布日： 2023-09-19 - 主分类号： H01L21/266 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供基底；在基底表面形成第一掩膜层，第一掩膜层内具有第一开口和第二开口；在第一掩膜层上形成第二掩膜层，第二掩膜层填充满第一开口和第二开口；在第一开口内的部分第二掩膜层中掺杂第一掺杂离子，形成第一分割掺杂掩膜层，第一分割掺杂掩膜层沿第一方向贯穿第一开口；在第二开口内的部分第二掩膜层中掺杂第二掺杂离子，形成第二分割掺杂掩膜层，第二分割掺杂掩膜层沿第一方向贯穿第二开口；形成第一分割掺杂掩膜层和第二分割掺杂掩膜层后，刻蚀去除第二掩膜层；去除第二掩膜层后，以第一分割掺杂掩膜层、第二分割掺杂掩膜层和第一掩膜层为掩膜，刻蚀基底。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体装置的制造方法-CN201810058342.7有效
发明人：儿玉奈绪子 -专利权人：富士电机株式会社
申请日： 2018-01-22 - 公布日： 2023-09-12 - 主分类号： H01L21/266 文献下载
摘要：本发明提供防止将光致抗蚀剂膜用作掩模时的抗蚀剂图案端部的形状垮塌而减少设计余量的半导体装置的制造方法。包括：第一工序，在半导体晶片(10)的第一主面涂敷光致抗蚀剂而形成光致抗蚀剂膜(31)；第二工序，在光致抗蚀剂膜(31)转印形成第一开口部的第一掩模图案(32a)；第三工序，在光致抗蚀剂膜转印形成位置与第一开口部的位置不同的第二开口部的第二掩模图案(32b)；第四工序，基于第一掩模图案(32a)以及第二掩模图案选择性地除去光致抗蚀剂膜(31)，形成具有光致抗蚀剂膜的第一开口部以及第二开口部的抗蚀剂掩模；第五工序，将抗蚀剂掩模(31)作为掩模，以离子注入的方式将杂质注入半导体晶片(10)。
半导体装置制造方法

[发明专利]一种半导体器件及其制作方法-CN202310954391.X在审
发明人：李大龙;杨光宇;吕方栋 -专利权人：通威微电子有限公司
申请日： 2023-08-01 - 公布日： 2023-09-05 - 主分类号： H01L21/266 文献下载
摘要：本申请提供了一种半导体器件及其制作方法，涉及半导体技术领域。首先提供一外延层，接着基于外延层沉积第一掩膜层，对第一掩膜层进行处理，以形成表面为弧形的第一掩膜层，并在第一掩膜层上形成注入区，其中，注入区露出外延层的表面，再基于注入区进行第一类型离子注入，以在外延层中形成第一类型阱区，接着沿第一掩膜层的表面制作第二掩膜层，其中，第二掩膜层的侧壁与外延层的表面垂直，最后基于注入区进行第二类型离子注入，以在第一类型阱区中形成第二类型掺杂区。本申请提供的半导体器件及其制作方法具有沟槽掺杂浓度更加均匀，器件导通性能更好的优点。
一种半导体器件及其制作方法

[发明专利]半导体器件的制作方法以及半导体器件-CN202310542251.1在审
发明人：陈婉露;许春龙;孟娟 -专利权人：合肥晶合集成电路股份有限公司
申请日： 2023-05-15 - 公布日： 2023-06-23 - 主分类号： H01L21/266 文献下载
摘要：本申请提供了一种半导体器件的制作方法以及半导体器件，该方法包括：提供基底，基底包括层叠的衬底以及外延层；对外延层中的两个预定区域分别进行多次第一离子注入，以在预定区域中形成沿着基底厚度方向层叠的多个注入区域，距离衬底最远的注入区域的远离衬底的表面与外延层的远离衬底的表面齐平，两个预定区域间隔设置，多次第一离子注入满足以下条件：注入剂量逐渐增大、注入角度逐渐减小以及注入能量逐渐降低，注入角度用于表征注入方向与基底法线的夹角。注入区域的边缘电离率增加，导致热载流子效应较弱，解决了现有技术中由于热载流子效应导致器件的寿命较短的问题，保证了半导体器件的寿命较长，保证了半导体器件的性能较好。
半导体器件制作方法以及

[发明专利]一种多P场注入的半导体芯片及其制备方法-CN202310253072.6有效
发明人：王克丞 -专利权人：深圳奥简科技有限公司
申请日： 2023-03-16 - 公布日： 2023-06-09 - 主分类号： H01L21/266 文献下载
摘要：本发明公开了一种多P场注入的半导体芯片的制备方法及其制备的半导体芯片，包括如下步骤：在半导体基片上形成光罩；进行P场注入，P场注入包括：使用一个独立的光罩作为掩膜，在第一有源区和场氧化区的预定位置中的P场隔离区进行P场注入，在半导体器件的第一有源区中形成第一P场注入区，不同半导体器件的第一P场注入区的厚度不同。本发明仅使用一种P场注入强度，使得整个P场注入过程中的均一性和稳定性更高，整个P场注入的光罩数量明显降低，对于不同的器件和器件之间的P场隔离区，不同位置的P场注入区能够同时制备，扩宽了P场注入区的使用范围和功能范围，扩大了本发明的制备方法及其器件适用场合。
一种注入半导体芯片及其制备方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN202310326758.3在审
发明人：顾学强;李勇;赵亮亮 -专利权人：中芯先锋集成电路制造（绍兴）有限公司
申请日： 2023-03-28 - 公布日： 2023-06-02 - 主分类号： H01L21/266 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，制造方法包括提供半导体基底；在半导体基底上形成图案化的第一掩膜层，第一掩膜层的内部开口间隔具有第一宽度；以第一掩膜层为掩膜对半导体基底进行第一离子注入以形成具有第一深度的第一离子注入区；对第一掩膜层进行处理以形成第二掩膜层，第二掩膜层的内部开口间隔具有第二宽度，第二宽度小于第一宽度；以第二掩膜层为掩膜对半导体基底进行第二离子注入以形成具有第二深度的第二离子注入区；去除第二掩膜层；进行热退火推阱处理，以形成位于半导体基底中的埋层。本发明提供在不增加掩膜层数的前提下，提升埋层和基底之间击穿电压，同时保证埋层之间穿通电压的方法。
一种半导体器件及其制造方法电子装置

[发明专利]一种抗单粒子烧毁的大功率晶体管及其制作方法-CN202010735726.5有效
发明人：李兴冀;杨剑群;应涛;李伟奇;吕钢 -专利权人：哈尔滨工业大学
申请日： 2020-07-28 - 公布日： 2023-05-19 - 主分类号： H01L21/266 文献下载
摘要：本发明提供了一种抗单粒子烧毁的大功率晶体管及其制备方法。所述大功率晶体管的制备方法包括：提供衬底，并在所述衬底上形成外延层；对所述外延层进行氧化处理和光刻处理，形成注入窗口；通过所述注入窗口对所述外延层进行多次重金属离子注入，且后一次注入所述重金属离子形成的离子注入区位于前一次注入所述重金属离子形成的离子注入区的上方。本发明通过对外延层进行多次重金属离子注入，增加外延层辐射诱导电子空穴对的复合率，减少在高电场下电荷的收集效率，提升晶体管的抗单粒子烧毁能力，同时还能够保证晶体管本身的高性能指标。另外，本发明与常规的晶体管的制备方法工艺上兼容，步骤简单，易于操作。
一种粒子烧毁大功率晶体管及其制作方法

[发明专利]一种离子注入方法-CN202310081725.7在审
发明人：梁肖 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-01-31 - 公布日： 2023-05-09 - 主分类号： H01L21/266 文献下载
摘要：本发明提供了一种离子注入方法，包括以下步骤：提供器件结构，在所述器件结构上形成图案化光阻层，所述图案化光阻层暴露所述器件结构的待注入区域；对所述图案化光阻层进行第一步离子注入使其释放杂质气体；以所述图案化光阻层为掩膜，对所述待注入区域进行第二步离子注入。本发明提供的离子注入方法，通过第一步离子注入，使光阻层释放气体；在后续的对待注入区域进行第二步离子注入形成预期的掺杂层时，光阻层将不再因产生杂质气体而对预期的掺杂层产生影响，从而确保了预期的掺杂层的良率和质量，提高了离子注入工艺的品质。
一种离子注入方法

[发明专利]一种抗辐射功率晶体管及其制备方法-CN202010735237.X有效
发明人：李兴冀;杨剑群;李鹏伟;董善亮 -专利权人：哈尔滨工业大学
申请日： 2020-07-28 - 公布日： 2023-05-05 - 主分类号： H01L21/266 文献下载
摘要：本发明提供了一种抗辐射功率晶体管及其制备方法。所述制备方法包括：提供衬底，并在所述衬底上形成外延层；向所述外延层内注入碳离子，以在所述外延层底部形成碳离子注入层；在所述外延层顶部两侧形成基区，并向所述基区内多次注入第一杂质粒子，在所述基区内形成具有浓度梯度的杂质注入区。本发明通过碳离子注入层可形成有效的抗辐射隔离区，并形成碳氧/碳碳络合物及碳化硅结构层等，有助于提升晶体管抗辐射能力。同时，通过高浓度区域阻挡载流子被复合掉，低浓度区域保证晶体管自身性能，且浓度梯度的形成会产生势垒，进一步影响载流子的传输过程，减少基区损伤区域，提升晶体管的抗辐射能力，同时又能够保证晶体管本身的性能。
一种辐射功率晶体管及其制备方法

[发明专利]一种抗辐射功率晶体管及其制备方法-CN202010735238.4有效
发明人：李兴冀;杨剑群;吕钢;董善亮;李鹏伟 -专利权人：哈尔滨工业大学
申请日： 2020-07-28 - 公布日： 2023-05-05 - 主分类号： H01L21/266 文献下载
摘要：本发明提供了一种抗辐射功率晶体管及其制备方法。所述抗辐射功率晶体管的制备方法包括：提供衬底，并在所述衬底上形成外延层，在所述外延层上形成基区；向所述基区内多次注入第一杂质粒子，在所述基区内形成具有浓度梯度的杂质注入区。本发明通过向基区内多次注入第一杂质粒子，在基区内形成具有浓度梯度的杂质注入区，通过高浓度区域阻挡载流子被复合掉，低浓度区域保证晶体管自身性能，且浓度差的形成会产生势垒，进一步影响载流子的传输过程，降低其被复合掉的几率，有效地减缓了辐射环境下复合电流的增加，减少基区损伤区域，从而提升晶体管的抗辐射能力，达到减缓晶体管辐射损伤的目的，同时又能够保证晶体管本身的性能。
一种辐射功率晶体管及其制备方法

[发明专利]沟槽型MOS器件的制造方法-CN202211143099.1在审
发明人：袁家贵;何云;丛茂杰 -专利权人：中芯越州集成电路制造（绍兴）有限公司
申请日： 2022-09-20 - 公布日： 2023-04-28 - 主分类号： H01L21/266 文献下载
摘要：本发明提供了一种沟槽型MOS器件的制造方法，采用碳膜层和氮氧化硅层作为硬掩膜层，所述碳膜层和所述氮氧化硅层具有很高的刻蚀选择比，由此，可以采用较薄的氮氧化硅层，以形成小尺寸的开口用以执行离子注入工艺并且还易于控制所形成的开口的形貌，从而能够将有源区注入结构的尺寸降下来，并进而可以减小整个MOS器件的尺寸。
沟槽 mos 器件制造方法

[发明专利]成像装置、成像系统、移动体以及用于制造成像装置的方法-CN201810610437.5有效
发明人：小林昌弘;关根宽;大贯裕介;小泉彻 -专利权人：佳能株式会社
申请日： 2018-06-14 - 公布日： 2023-04-28 - 主分类号： H01L21/266 文献下载
摘要：公开了成像装置、成像系统、移动体以及用于制造成像装置的方法。成像装置包括：第一导电类型的光电转换单元；第一导电类型的电荷保持单元，电荷保持单元被配置为保持从光电转换单元传输的电荷；第一导电类型的浮置扩散单元，浮置扩散单元被配置为接收从电荷保持单元传输的电荷；第二导电类型的击穿防止层，击穿防止层被设置在电荷保持单元和浮置扩散单元之间以接触浮置扩散单元；以及第一导电类型的传输辅助层，传输辅助层被设置在击穿防止层和半导体基板的表面之间。
成像装置系统移动以及用于制造方法

[发明专利]一种半导体结构的形成方法以及半导体结构-CN202111202134.8在审
发明人：罗清 -专利权人：长鑫存储技术有限公司
申请日： 2021-10-15 - 公布日： 2023-04-18 - 主分类号： H01L21/266 文献下载
摘要：本申请实施例公开了一种半导体结构的形成方法以及半导体结构，其中，所述方法包括：提供衬底，所述衬底上形成有栅极结构；形成覆盖所述栅极结构侧壁的第一侧墙；所述第一侧墙在平行于所述衬底平面的方向上具有第一预设厚度；对暴露于所述第一侧墙的所述栅极结构两侧的所述衬底进行第一次离子注入；去除部分所述第一侧墙，形成第二侧墙；所述第二侧墙在平行于所述衬底平面的方向上具有第二预设厚度；对所述栅极结构两侧的所述衬底进行第二次离子注入，其中，所述第一次离子注入与所述第二次离子注入的掺杂类型相反。
一种半导体结构形成方法以及

1
2
3
4
5
6
7
8
9
10
11
12
13
下一页»
尾页
共 191 条