[发明专利]离子注入掩模形成用分散体、离子注入掩模的形成方法以及半导体器件制造方法在审
| 申请号： | 201780013284.X | 申请日： | 2017-02-22 |
| 公开（公告）号： | CN108701595A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 添田淳史;池田吉纪 | 申请（专利权）人： | 帝人株式会社 |
| 主分类号： | H01L21/266 | 分类号： | H01L21/266 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 王岳;闫小龙 |
| 地址： | 日本大阪*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种用于形成在半导体制造工序中的离子注入工序中使用的离子注入掩模的分散体、以及使用该分散体的半导体器件的制造方法。本发明的离子注入掩模形成用分散体含有分散介质、在分散介质中分散的粒子、以及任意地含有耐热性粘结剂形成成分。制造半导体器件的本发明的方法包含：将本发明的分散体的膜的图案形成在半导体层或基材上的工序、对该膜的图案进行干燥和/或烧结来形成离子注入用掩模（13）的工序、通过该离子注入用掩模的图案开口部（12）向半导体层或基材（2）注入离子（7）的工序、以及除去离子注入用掩模的工序。 | ||
| 搜索关键词： | 分散体 离子注入掩模 掩模 离子 半导体器件 半导体层 分散介质 基材 半导体器件制造 半导体制造工序 离子注入工序 耐热性粘结剂 图案 图案形成 注入离子 烧结 开口部 粒子 制造 | ||
【主权项】：
1.一种离子注入掩模形成用分散体，其中，含有分散介质和在所述分散介质中分散的粒子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于帝人株式会社，未经帝人株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780013284.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于衬底的接合的装置和方法
- 下一篇：欧姆电极
- 同类专利
- 薄膜抗蚀层以及半导体装置的制造方法-201910107370.8
- 中村浩之;曾根田真也;久我正一 - 三菱电机株式会社
- 2019-02-02 - 2019-08-13 - H01L21/266
- 提供具有如下结构的薄膜抗蚀层，即，无论该薄膜抗蚀层的厚度如何，都能够对在衬底设置的标记进行确认。薄膜抗蚀层(10)是用于粘贴于衬底(5)的主面(5s)的部件，在该主面(5s)设置有标记(M1)。在薄膜抗蚀层(10)设置有用于对标记(M1)进行确认的切口(V1)。
- 半导体结构的形成方法-201510377833.4
- 朱红波 - 中芯国际集成电路制造(上海)有限公司
- 2015-07-01 - 2019-07-30 - H01L21/266
- 一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域的半导体衬底上形成第一栅极结构，在所述第二区域的半导体衬底上形成第二栅极结构；形成覆盖所述第二区域的半导体衬底和第二栅极结构的第一光刻胶层；形成覆盖所述第一区域的半导体衬底和第一光刻胶层的第二光刻胶层；以所述第二光刻胶层为阻挡层，对第一区域的第一栅极结构两侧的半导体衬底进行浅掺杂离子注入，在第一栅极结构两侧的半导体衬底内形成第一浅掺杂区。本发明的方法适于形成深度较浅的浅掺杂区。
- 用于制造具有沟道截断区域的半导体器件的方法-201811570537.6
- E.法尔克;F-J.尼德诺斯泰德;H-J.舒尔策 - 英飞凌科技股份有限公司
- 2018-12-21 - 2019-07-09 - H01L21/266
- 在构件区域（600）的与锯道区域（800）连接的边缘区域中构造沟道截断区域（191），其从第一主表面（701）出发延伸到第一导电类型的构件层（710）中。此后，在构件区域（600）中构造从第一主表面（701）出发延伸到构件层（710）中的经掺杂的区域（120）。沟道截断区域（191）通过在第一光刻法之前实施的光刻法来构造，所述第一光刻法用于将掺杂物引入在沟道截断区域（191）之外的构件区域（600）的区段中。
- 一种提升碳化硅高能离子注入厚掩膜陡直性的方法-201711222270.7
- 王弋宇;吴佳;周正东;张文杰;刘东;杨程;史晶晶;李诚瞻;吴煜东 - 株洲中车时代电气股份有限公司
- 2017-11-29 - 2019-06-04 - H01L21/266
- 本发明涉及一种提升碳化硅高能离子注入厚掩膜陡直性的方法，其包括如下步骤：S1，清洗碳化硅材料表面；S2，在碳化硅材料表面沉积足以阻挡高能高温离子注入的第一层离子注入厚掩膜；S3，在第一层离子注入厚掩膜表面匀光刻胶，采用光刻显影技术显影出选择性离子注入区域窗口；S4，从选择性离子注入区域窗口对第一层离子注入厚掩膜进行刻蚀直至碳化硅材料表面；S5，去除光刻胶；S6，沉积第二层离子注入薄掩膜；S7，对第二层离子注入薄掩膜进行整面刻蚀，得到侧壁光滑、陡直的离子注入厚掩膜。本发明可以显著提升离子注入厚掩膜的陡直性，并简化离子注入掩膜制备工艺和去除工艺。
- 介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法-201510337172.2
- 倪炜江;牛喜平;张敬伟 - 泰科天润半导体科技（北京）有限公司
- 2015-06-17 - 2019-04-02 - H01L21/266
- 本发明公开一种介质掩膜的制造方法、利用该掩膜刻蚀或离子注入的方法。该介质掩膜制造方法包括：步骤a)，在基片上形成上窄下宽的第一介质台面；步骤b)，沉积第二介质层，从而形成覆盖所述第一介质台面的第二介质台面和所述第二介质台面之间的部分，其中所述第二介质层的沉积速率从所述第一介质台面的顶部到底部逐渐降低，以使得所述第二介质台面的形貌比所述第一介质台面的形貌更陡直；步骤c)利用各向异性刻蚀方法去除所述第二介质台面之间的部分，以露出所述基片。本发明的掩膜制造方法降低了对刻蚀的要求。可以在无法实现一次做到陡直介质掩膜的工艺条件下，通过本发明的方法，利用CVD生长介质层的特性，再次刻蚀后得到陡直介质掩膜。
- 半导体器件的形成方法-201410308831.5
- 虞肖鹏;丁士成 - 中芯国际集成电路制造(上海)有限公司
- 2014-06-30 - 2018-12-21 - H01L21/266
- 一种半导体器件的形成方法，包括：提供衬底，衬底表面形成有第一栅极结构和第二栅极结构，衬底表面、第一栅极结构表面以及第二栅极结构表面形成有第一掩膜层；刻蚀第一栅极结构两侧的衬底形成第一凹槽，且第一区域剩余的第一掩膜层形成第一偏移侧墙；在第一偏移侧墙下方的衬底内形成第一轻掺杂区；形成填充满第一凹槽的第一应力层；形成第二掩膜层；刻蚀第二栅极结构两侧的衬底形成第二凹槽，且第二区域剩余的第二掩膜层和第一掩膜层形成第二偏移侧墙；在第二偏移侧墙下方的衬底内形成第二轻掺杂区；形成填充满所述第二凹槽的第二应力层。本发明在提高半导体器件载流子迁移率的同时，有效的缓解热载流子效应问题，优化半导体器件的电学性能。
- 半导体器件的制备方法-201710325868.2
- 马琳 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-05-10 - 2018-11-23 - H01L21/266
- 本发明提供了一种半导体器件的制备方法，包括：提供一衬底，在衬底上形成栅极材料层；对栅极材料层进行第一次刻蚀，形成至少一个第一凹槽，暴露出衬底；通过第一凹槽对衬底进行离子注入，形成DPB结构；对栅极材料层进行第二次刻蚀，形成多个栅极。本发明首先在栅极材料层上形成第一凹槽进行离子注入形成深P型体区，然后再对栅极材料层进行刻蚀形成栅极，避免了现有技术中先形成栅极再进行离子注入导致的离子注入区与预定区存在偏差的问题，在一定程度上提高了制造工艺的精确度，提高了半导体器件的性能。
- 半导体器件的形成方法-201510979655.2
- 徐涛;王卉;陈宏;曹子贵 - 上海华虹宏力半导体制造有限公司
- 2015-12-23 - 2018-11-16 - H01L21/266
- 一种半导体器件的形成方法，包括：提供晶圆；在所述晶圆上形成牺牲层；形成所述牺牲层之后，对所述晶圆进行离子注入以调节半导体器件的阈值电压；进行第一湿法清洗，以同时去除所述牺牲层，以及因所述离子注入形成在所述牺牲层中的颗粒。在本发明的技术方案中，通过在对晶圆进行离子注入之前在晶圆表面形成牺牲层，然后再对晶圆进行第一湿法清洗，使得经第一湿法清洗之后，牺牲层从晶圆表面剥离，在牺牲层剥离的同时带走形成在牺牲层中的颗粒，防止了晶圆表层形成流动图形缺陷。
- 离子注入的方法及半导体结构的形成方法-201810589359.5
- 张连宝;曹子贵;陈宏 - 上海华虹宏力半导体制造有限公司
- 2018-06-08 - 2018-11-13 - H01L21/266
- 本发明提供了一种离子注入的方法及半导体结构的形成方法，包括提供衬底，所述衬底上形成有图形化的光刻胶；在大于150摄氏度的温度下使所述图形化的光刻胶固化；以所述图形化的光刻胶为掩膜，对所述衬底进行离子注入。在大于150摄氏度的温度下对所述图形化的光刻胶进行固化后，所述图形化的光刻胶形状更好，更有利于后续的离子注入工艺，并且固化时高温的环境有利于所述光刻胶中的水汽或溶剂的蒸发，在离子注入光刻机内对衬底进行离子注入时，所述图形化的光刻胶层对所述离子注入光刻机的真空度影响较小，提高了离子注入的稳定性，使器件的失效率降低，良率提升，进而降低了制造成本。
- 一种用于碳化硅的低损伤离子注入方法及注入掩膜结构-201810618044.9
- 蔺增金;孙茂友;周丽哲;朱继红 - 江苏矽导集成科技有限公司
- 2018-06-15 - 2018-11-13 - H01L21/266
- 本发明公开了半导体器件生产领域内的一种用于碳化硅的低损伤离子注入方法，包括如下步骤：在SiC外延片表面形成一层离子注入牺牲层SiO2；在牺牲层SiO2表面涂覆光刻胶；光刻、显影、曝光、高温碳化后形成离子注入阻挡层；借助上述图案化阻挡层，对上述SiC外延片进行离子注入；高温退火激活注入杂质，本发明采用固化后的光刻胶作为离子注入的阻挡层，简化了工艺，并且采用SiO2介质层作为注入牺牲层来减小离子注入对SiC材料表面的损伤，可用于半导体器件生产中。
- 离子注入阻挡层的制作方法-201510662096.2
- 崇二敏;朱轶铮 - 上海华力微电子有限公司
- 2015-10-14 - 2018-11-09 - H01L21/266
- 本发明提供一种离子注入阻挡层的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成抗反射层；在所述抗反射层上形成有图形的光刻胶层；以所述光刻胶层为掩膜，对所述抗反射层进行第一刻蚀工艺，去除一部分厚度的抗反射层；对所述第一刻蚀工艺后的抗反射层进行表面硬化工艺，在所述光刻胶层以及所述抗反射层表面形成保护层；进行第三刻蚀工艺，去除所述半导体表面剩余的抗反射层。本发明解决了由于抗反射层的厚度负载引起的某些抗反射层被过刻蚀的情况，改善了半导体器件的性能。
- 离子注入掩模形成用分散体、离子注入掩模的形成方法以及半导体器件制造方法-201780013284.X
- 添田淳史;池田吉纪 - 帝人株式会社
- 2017-02-22 - 2018-10-23 - H01L21/266
- 提供一种用于形成在半导体制造工序中的离子注入工序中使用的离子注入掩模的分散体、以及使用该分散体的半导体器件的制造方法。本发明的离子注入掩模形成用分散体含有分散介质、在分散介质中分散的粒子、以及任意地含有耐热性粘结剂形成成分。制造半导体器件的本发明的方法包含：将本发明的分散体的膜的图案形成在半导体层或基材上的工序、对该膜的图案进行干燥和/或烧结来形成离子注入用掩模（13）的工序、通过该离子注入用掩模的图案开口部（12）向半导体层或基材（2）注入离子（7）的工序、以及除去离子注入用掩模的工序。
- 半导体集成电路结构的研磨方法-201810510148.8
- 刘铁 - 睿力集成电路有限公司
- 2018-05-24 - 2018-09-28 - H01L21/266
- 本发明提供一种半导体集成电路结构的研磨方法，包括：提供待处理结构，其上表面轮廓定义突出部及遮掩部，突出部具有高于遮掩部的离子注入面，遮掩部具有初始上表面，离子注入面与初始上表面位于同一侧，突出部具有突起高度；自离子注入面进行离子注入，以破坏突出部的内部化学键结进而提高突出部的研磨速率；研磨突出部，使突出部形成为一研磨表面，不高于初始上表面。本发明可以通过离子注入的方式解决半导体结构研磨速率的问题，从而可以依据实际需求调节不同区域的研磨速率；可以解决将具有高度差的结构层刻蚀研磨至同一平面的过程中所造成的晶圆表面刮伤的问题；本发明还可以在同一晶圆的不同结构的研磨过程中，保证研磨后得到薄膜的均一性。
- 离子注入方法-201810236707.0
- 王克丞 - 上海奥简微电子科技有限公司
- 2018-03-21 - 2018-08-24 - H01L21/266
- 本发明提供一种离子注入方法，包括：步骤1，在衬底上形成N阱与P阱；步骤2，在衬底的P阱区域或非N阱区域上设置第一掩膜，在N阱区域上设置第二掩膜；步骤3，进行离子注入。与现有技术相比，本发明具有以下优点：除了在P阱场氧化层底下形成沟道阻断的作用外，也可以注入在N阱区、或遮挡P阱某些特定区域的P场注入、也就是P场注入不再局限于所有P阱范围，而是可以在芯片中任意需要的位置区域来产生所要的器件。本发明在同样的工序下，让P场注入不仅只提供沟道阻断的功能，还能形成多种非制式器件，发挥现有制程的更大效益，丰富芯片的效能。
- 选择性掩膜-201820022162.9
- 何川;陈炯 - 上海凯世通半导体股份有限公司
- 2018-01-05 - 2018-08-24 - H01L21/266
- 本实用新型提供一种选择性掩膜，包括有：一掩膜主体，和位于该掩膜主体上不同区域的第一掩膜区域和第二掩膜区域，其中，该第一掩膜区域设置有多条相互平行排列、且等宽度的第一狭缝，该第二掩膜区域设置有多条相互平行排列、且等宽度的第二狭缝，该第一狭缝和该第二狭缝的长度方向一致且数量一一对应，该第一狭缝与该第二狭缝之间的垂直距离小于等于50μm。在利用离子注入的工艺对硅片进行选择性掺杂时，仅需一张掩膜即可完成两个不同掺杂要求的区域的掺杂，且避免了现有技术中更换掩膜不可避免的对准工序。
- 一种碳化硅MOS栅控功率器件及其制备方法-201611224421.8
- 郑柳;杨霏;李玲;夏经华;桑玲;李嘉琳;田亮;查祎英;杜玉杰 - 全球能源互联网研究院;国家电网公司;国网山东省电力公司
- 2016-12-27 - 2018-07-03 - H01L21/266
- 本发明提供了一种碳化硅MOS栅控功率器件及其制备方法，所述制备方法包括在碳化硅衬底的正面形成外延薄膜，并采用倒掺杂型离子注入法向所述外延薄膜的上表面注入离子，形成倒掺杂阱区；向倒掺杂阱区注入离子分别形成源极接触区和基极接触区；在外延薄膜的上表面淀积金属分别形成栅电极和源电极，在碳化硅衬底的背面淀积金属形成漏电极。与现有技术相比，本发明提供的一种碳化硅MOS栅控功率器件及其制备方法，可以避免碳化硅MOS栅控功率器件在承受反向耐压时因阱区底部穿通而导致器件失效或损坏。
- 掺杂方法-201410230971.5
- 王懿喆;金光耀;沈培俊 - 上海凯世通半导体股份有限公司
- 2014-05-28 - 2018-06-26 - H01L21/266
- 本发明公开了一种掺杂方法，包括以下步骤：在第一导电类型衬底的背面扩散掺杂形成第二导电类型掺杂层，并且在扩散掺杂的过程中在该第二导电类型掺杂层的背面形成氧化层；蚀刻预定区域的氧化层直至暴露出该第一导电类型衬底并由此在该第一导电类型衬底的背面中形成凹槽；向该凹槽中注入第一导电类型离子以形成第一导电类型掺杂区域；在该第一导电类型衬底的正面形成第一导电类型掺杂层。本发明利用了热扩散工艺中形成的氧化层作为掩膜，来实现后续离子注入的局部掺杂，由此，无需额外形成掩膜，整体工艺极为简单，连贯性很强。
- 半导体结构的形成方法和半导体结构-201410310726.5
- 李勇 - 中芯国际集成电路制造(上海)有限公司
- 2014-07-01 - 2018-06-01 - H01L21/266
- 一种半导体结构的形成方法和半导体结构，其中，半导体结构包括：衬底，包括二极管区和晶体管区，二极管区至少具有一个第一鳍部，晶体管区至少具有一个第二鳍部；位于半导体衬底内的第一阱区；位于第二阱区上的第一阱区，第一、第二阱区类型不同；位于衬底上的至少一个第一栅极结构；位于半导体衬底上的至少一个第二栅极结构；第一栅极结构两侧的第一鳍部内具有第一halo离子注入区和第一LDD离子注入区，或者具有第一halo离子注入区和第一源漏离子注入区，或者具有第一halo离子注入区、第一LDD离子注入区和第一源漏离子注入区；第二栅极结构两侧的第二鳍部内具有晶体管的源极和漏极。本发明的半导体结构的输出电压稳定。
- 通过C离子注入降低CMOS图像传感器白像素的方法-201510621209.4
- 范晓;陈昊瑜;田志 - 上海华力微电子有限公司
- 2015-09-25 - 2018-03-23 - H01L21/266
- 本发明公开了一种通过C离子注入降低CMOS图像传感器白像素的方法，针对传统CMOS图像传感器白像素较高的问题，通过采用离子注入工艺，在光电二极管周围的P+型隔离区中注入一定浓度的C离子，并通过高温退火工艺，促进P+型隔离区中C离子对氧气的聚集，以及氧聚集形成的氧沉淀对光电二极管中金属离子污染的吸附，从而可有效地降低CMOS图像传感器的白像素。
- 一种能够防止离子注入区边界硅棱剥落的离子注入方法-201510259857.X
- 李宁;付鹏;张思申;利阳;汪小军 - 中国航天科技集团公司第九研究院第七七一研究所
- 2015-05-20 - 2018-01-16 - H01L21/266
- 本发明公开了一种能够防止离子注入区边界硅棱剥落的离子注入方法，包括以下步骤首先对硅片表面进行处理，使硅片表面生长氧化层；然后硅片上涂覆光刻胶；接着对硅片进行离子注入；最后去除硅片表面的光刻胶。本发明通过对硅片表面进行处理，可在硅片表面生长超薄氧化层，避免硅片在去胶过程中生成上述硅棱，从而避免硅剥落问题，减少表面缺陷并提高产品成品率。
- 一种制作半导体器件的方法-201310275461.5
- 宝志强 - 中芯国际集成电路制造（上海）有限公司
- 2013-07-02 - 2017-11-14 - H01L21/266
- 本发明公开了一种制作半导体器件结构的方法，包括步骤a根据工艺需要在所述半导体器件的布局图中增加标记层，以覆盖彼此互连的多晶硅部分；步骤b采用布尔运算来形成具有所需的离子注入图案的掩膜版；步骤c使用上述掩膜版进行离子注入。根据本发明的制备半导体器件的方法，解决在多晶硅离子注入时产生的交叉扩散问题，避免了相邻的半导体器件的有源区接收相反类型的离子注入和避免对隔离侧墙的影响，进而提高了制备的半导体器件结构的性能。
- 一种用于高能离子注入的复合掩膜的制备方法-201510028928.5
- 施长治;林春 - 中国科学院上海技术物理研究所
- 2015-01-21 - 2017-08-15 - H01L21/266
- 本发明公开了一种用于高能离子注入的复合掩膜的制备方法。本发明的掩膜为一种具有三层结构的复合光致抗蚀剂掩膜，该掩膜将光致抗蚀剂掩膜图形制作在注入阻挡层介质膜与表层牺牲介质膜之间，用作高能离子注入掩膜。其制备方法采用正性光致抗蚀剂经光刻在注入阻挡层介质膜表面形成掩膜图形，再利用正负倾角薄膜蒸发工艺在注入区、光致抗蚀剂掩膜侧壁及顶端生长牺牲介质膜，用于高能离子注入。本发明的复合掩膜可避免光致抗蚀剂掩膜在高能离子轰击下的皲裂变性问题，且掩膜去除无残留，保证芯片表面洁净度，提高器件性能。
- 离子注入层图形线宽尺寸的优化方法-201410260767.8
- 甘志锋;毛智彪;王艳云 - 上海华力微电子有限公司
- 2014-06-12 - 2017-07-25 - H01L21/266
- 本发明公开了一种离子注入层图形线宽尺寸的优化方法，其包括制作一具有n组不同空间间距的线宽图案的掩模版；将线宽图案转移到晶圆上；量取关键尺寸A1‑An；将晶圆进行离子注入；量取关键尺寸SA1‑SAn；将A1‑An与SA1‑SAn分别相减，得到该离子注入条件下，不同空间间距需要补偿的线宽尺寸ΔSA1‑ΔSAn。本发明根据确定不同离子注入对光刻图形线宽的影响，确定针对性的补偿值，进而对光刻图形线宽关键尺寸进行补偿，减少离子注入使光刻图形线宽缩小而对工艺和器件性能所带来的影响。
- 具有不同BVCBO的NPN器件的集成制造方法-201410409266.1
- 杨文清;乐薇 - 上海华虹宏力半导体制造有限公司
- 2014-08-19 - 2017-06-06 - H01L21/266
- 本发明公开了一种具有不同BVCBO的NPN器件的集成制造方法，包括步骤定义出各NPN器件的N型埋层的离子注入光刻胶图形，包括全部打开结构、栅型结构或者网格结构；采用同一次N型离子注入形成各NPN器件的N型埋层；对各NPN器件的N型埋层进行退火推进，形成具有不同掺杂浓度的N型埋层。本发明采用一次光刻和一次离子注入就能同时制造具有不同掺杂浓度的埋层从而能集成具有不同BVCBO的NPN器件，能大大降低工艺成本。
- 防止浅层离子注入工艺过程中离子析出的方法-201610828340.2
- 周健刚;倪棋梁;龙吟;顾晓芳 - 上海华力微电子有限公司
- 2016-09-18 - 2016-12-21 - H01L21/266
- 本发明提供了一种防止浅层离子注入工艺过程中离子析出的方法，包括：第一步骤：在晶圆上涂覆第一光刻胶图案，并且利用第一光刻胶图案对晶圆执行第一掺杂类型的离子注入，从而在晶圆中形成第一掺杂类型的阱；第二步骤：通过热制程去除第一光刻胶图案，其中在晶圆表面由于热制程而形成氧化层；第三步骤：去除表面氧化层；第四步骤：在晶圆上涂覆第二光刻胶图案，并且利用第二光刻胶图案对晶圆执行第二掺杂类型的离子注入，从而在晶圆中形成第二掺杂类型的阱。
- 消除CMOS图像传感器浅沟槽隔离诱导暗电流的方法-201610212543.9
- 白英英;李娟娟;田志;陈昊瑜 - 上海华力微电子有限公司
- 2016-04-07 - 2016-08-17 - H01L21/266
- 本发明提供了一种消除CMOS图像传感器浅沟槽隔离诱导暗电流的方法，包括：第一步骤：采用掩膜板定义逻辑区与像素区的STI沟槽的位置；第二步骤：根据定义的STI沟槽的位置，蚀刻出STI沟槽；第三步骤：对STI沟槽进行沉积填充；第四步骤：采用掩膜板定义需要进行隔离区注入的部分像素区，并且针对定义的需要进行隔离区注入的部分像素区，执行离子注入。
- 掺杂方法-201410522243.1
- 沈培俊;金光耀;王懿喆;陈炯 - 上海晶玺电子科技有限公司
- 2014-09-30 - 2016-04-27 - H01L21/266
- 本发明公开了一种掺杂方法，包括：通过热扩散工艺在第一导电类型衬底的正面中形成第一导电类型掺杂层，并且在扩散掺杂过程中在该第一导电类型掺杂层上形成第一氧化层；在第一导电类型衬底的背面上淀积形成第二导电类型掺杂源；图形化蚀刻该第二导电类型掺杂源以暴露出预定区域的第一导电类型衬底；通过离子注入的方式在该预定区域的表面中形成第一导电类型掺杂区域；在退火的同时使该第二导电类型掺杂源中的第二导电类型离子扩散至该第一导电类型衬底中形成第二导电类型掺杂区域。本发明利用了热扩散工艺中形成的氧化层作为掩膜，来实现后续离子注入的局部掺杂，由此，无需额外形成掩膜，整体工艺极为简单，连贯性很强。
- 碳化硅离子注入掺杂掩膜结构及其制备方法-201410071399.2
- 李诚瞻;刘可安;吴煜东;周正东;史晶晶;高云斌 - 株洲南车时代电气股份有限公司
- 2014-02-28 - 2015-09-02 - H01L21/266
- 本发明公开了碳化硅离子注入掺杂掩膜结构及其制备方法，一种掩膜结构是在碳化硅外延片表面形成第一阻挡层二氧化硅（SiO2），另外在非注入区的第一阻挡层上再形成第二阻挡层多晶硅（Poly-Si）。另一种掩膜结构是在碳化硅外延片表面形成第一阻挡层二氧化硅，另外在非注入区的第一阻挡层上再形成第二阻挡层多晶硅，在第二阻挡层上形成第三阻挡层二氧化硅。本发明掩膜结构及其制备方法能够解决离子注入SiC外延片后的箱型杂质浓度不均匀分布现象，同时能够减少高能离子注入SiC外延片带来的表面损伤。
- 用于对层进行处理的方法和用于制造电子器件的方法-201510084949.9
- F.布劳恩;B.K.洪;M.施梅德;J.施奈德;M.福格特 - 英飞凌科技股份有限公司
- 2015-02-17 - 2015-08-19 - H01L21/266
- 用于对层进行处理的方法和用于制造电子器件的方法。一种用于对层进行处理的方法可以包括：在层上方或在载体上方提供图案化碳层；以及通过图案化碳层向层中或向载体中执行离子注入。
- 一种用于高能离子注入的复合掩膜-201510028930.2
- 施长治;林春 - 中国科学院上海技术物理研究所
- 2015-01-21 - 2015-04-29 - H01L21/266
- 本发明公开了一种用于高能离子注入的复合掩膜。本发明中的掩膜为一种具有三层结构的复合光致抗蚀剂掩膜，该掩膜将光致抗蚀剂掩膜图形制作在注入阻挡层介质膜与表层牺牲介质膜之间，用作高能离子注入掩膜。本发明的复合掩膜可避免光致抗蚀剂掩膜在高能离子轰击下的皲裂变性问题，且掩膜去除无残留，保证芯片表面洁净度，提高器件性能。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
