专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果45个,建议您升级VIP下载更多相关专利
  • [发明专利]自对准栅接触鳍式晶体管及其制造方法-CN202111300690.9在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2021-11-04 - 2023-05-05 - H01L29/78
  • 本发明公开了一种自对准栅接触鳍式晶体管,栅极结构的功函数金属层和金属导电材料层被回刻并在顶部形成有第一顶部沟槽,第一顶部沟槽中填充有第一盖帽层;同一列上的各鳍式晶体管的栅极结构的金属导电材料层连接在一起并形成栅极金属条形,在和栅极金属条形相交的一个以上的鳍体顶部形成有形成于第一顶部沟槽中的自对准栅接触金属零层;在栅极沟槽两侧形成有侧墙且侧墙的组成部分中包括空气侧墙;源漏接触金属零层跨越各鳍体并呈条形结构,各源漏接触金属零层被回刻并在顶部形成有第二顶部沟槽,第二顶部沟槽中填充有第二盖帽层。本发明能在保证缩小器件尺寸和防止栅和源漏之间短路的同时降低器件的寄生电容迟。
  • 对准接触晶体管及其制造方法
  • [发明专利]N型半导体器件及其制造方法-CN201911133313.3有效
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2019-11-19 - 2023-04-07 - H01L29/78
  • 本发明公开了一种N型半导体器件,包括:栅极结构和形成在栅极结构两侧的半导体衬底中形成有嵌入式磷硅外延层;源区和漏区形成在嵌入式磷硅外延层中;在源漏区的顶部形成有第一接触孔;在第一接触孔的第一开口的底部区域形成有底部接触结构、顶部区域填充有第四金属层;底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成,第四金属层叠加在底部接触结构之上;底部接触结构为N+掺杂浓度大于嵌入式磷硅外延层的表面的N+掺杂浓度。本发明公开了一种N型半导体器件的制造方法。本发明能降低器件的源漏接触电阻和沟道电阻,提高器件性能。
  • 半导体器件及其制造方法
  • [发明专利]P型半导体器件及其制造方法-CN201911132869.0有效
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2019-11-19 - 2023-04-07 - H01L29/417
  • 本发明公开了一种P型半导体器件,包括:栅极结构和形成在栅极结构两侧的半导体衬底中形成有嵌入式锗硅外延层;源区和漏区形成在嵌入式锗硅外延层中;在源漏区的顶部形成有第一接触孔;在第一接触孔的第一开口的底部区域形成有底部接触结构、顶部区域填充有第四金属层;底部接触结构由第二锗硅层和第三锗层叠加而成,第四金属层叠加在底部接触结构之上;底部接触结构为P+掺杂浓度大于嵌入式锗硅外延层的表面的P+掺杂浓度。本发明公开了一种P型半导体器件的制造方法。本发明能降低器件的源漏接触电阻和沟道电阻,提高器件性能。
  • 半导体器件及其制造方法
  • [发明专利]反相器结构-CN202210571053.3在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2022-05-24 - 2022-11-01 - H01L27/092
  • 本发明涉及集成电路制造领域,特别是涉及一种反相器结构。本发明所提供的反相器结构,包括:POMS DDB和NOMS SDB。本发明采用POMS DDB和NOMS SDB结构代替现有技术NMOS和PMOS均为DDB或NMOS和POMS均为SDB,并采用SiN作为NOMS SDB采用拉应力材料。相对现有技术NMOS和PMOS均为DDB或NMOS和POMS均为SDB,采用氧化层作为拉应力材料的技术方案,本发明所提供反相器结构Speed vs.IDDQperformance均得到了优化。
  • 反相器结构
  • [发明专利]一种鳍式场效应晶体管的制造方法-CN202210744429.6在审
  • 朱柠镕;翁文寅 - 上海华力集成电路制造有限公司
  • 2022-06-27 - 2022-09-23 - H01L21/336
  • 本发明提供了一种鳍式场效应晶体管的制造方法。该鳍式场效应晶体管的制造方法包括:提供具有鳍片的半导体衬底;采用第一N型离子对所述鳍片的部分区域注入N型离子,并对所述鳍片进行第一尖峰退火处理,形成反掺杂区;采用第一剂量的第二N型离子对所述反掺杂区两侧的鳍片的部分区域注入N型离子,并对所述鳍片进行第二尖峰退火处理,形成浅掺杂区;采用第二剂量的第二N型离子对所述反掺杂区两侧且位于所述浅掺杂区外围的鳍片注入N型离子。通过形成反掺杂区降低热载流子效应,并增加尖峰退火工艺改善反掺杂离子注入损伤,并改变源漏区的离子注入方式,还对栅极氧化层进行高温退火工艺,提升薄膜质量,降低热载流子效应的负面影响。
  • 一种场效应晶体管制造方法
  • [发明专利]N型MOSFET-CN202110196849.0在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2021-02-22 - 2022-08-30 - H01L29/08
  • 本发明公开了一种N型MOSFET,包括:形成于半导体衬底表面上的栅极结构;在栅极结构的两侧的形成有嵌入式外延层,嵌入式外延层填充于凹槽中,凹槽形成在半导体衬底中;源区和漏区形成在栅极结构两侧的嵌入式外延层中;N型MOSFET的工艺节点为7nm以下,栅极结构的宽度为20nm以下;嵌入式外延层由第一SiAs外延层组成或者嵌入式外延层由第二SiAs外延层和第三SiP外延层叠加而成。本发明能在7nm以下工艺节点的制程中提高器件的载流子迁移率的同时改善短沟道效应,从而能提高器件的性能。
  • mosfet
  • [发明专利]改变闸级截断设计的反相器版图-CN202210235439.7在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2022-03-11 - 2022-07-29 - G06F30/36
  • 本发明提供一种改变闸级截断设计的反相器版图,包括平行的pMOS图形和nMOS图形;分别均位于pMOS图形和nMOS图形两侧的第一、二伪栅图形;位于pMOS图形和nMOS图形上,且位于第一、二伪栅图形间的主栅极图形;分别一端位于pMOS图形和nMOS图形上,且位于第一伪栅图形与主栅极图形间的第一、二焊垫图形;两端分别位于pMOS图形和nMOS图形上,且位于主栅极图形和nMOS图形间的第三焊垫图形;分别位于第一、二伪栅图形和主栅极图形上的剪切图形。本发明由于在FinFET器件上的层间介质层应力对器件的栅极切割产生影响,通过在NMOS剪切主栅,在PMOS上剪切伪栅,改善了器件速度和稳态电流测试。
  • 改变截断设计反相器版图
  • [发明专利]改变闸级截断设计的反相器版图-CN202210235441.4在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2022-03-11 - 2022-07-26 - G06F30/373
  • 本发明提供一种改变闸级截断设计的反相器版图,包括平行的pMOS图形和nMOS图形;分别均位于pMOS图形和nMOS图形两侧的第一、二伪栅图形;位于pMOS图形和nMOS图形上,且位于第一、二伪栅图形间的主栅极图形;分别一端位于pMOS图形和nMOS图形上,且位于第一伪栅图形与主栅极图形间的第一、二焊垫图形;两端分别位于pMOS图形和nMOS图形上,且位于主栅极图形和nMOS图形间的第三焊垫图形;分别位于第一、二伪栅图形和主栅极图形上的剪切图形。本发明由于在FinFET器件上的层间介质层应力对器件的栅极切割产生影响,通过在NMOS剪切主栅,在PMOS上剪切伪栅,改善了器件速度和稳态电流测试。
  • 改变截断设计反相器版图
  • [发明专利]减小FinFET器件寄生电容的方法-CN202210097278.X在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2022-01-27 - 2022-05-17 - H01L21/336
  • 本发明提供一种减小FinFET器件寄生电容的方法,提供衬底,衬底上形成有外延层,在外延层上形成伪栅,在伪栅的侧壁形成侧墙;提供设定值,在衬底形成覆盖伪栅和侧墙的第一牺牲层,第一牺牲层在侧墙的厚度为设定值,对衬底进行退火;去除第一牺牲层,在侧墙的外壁形成硬质掩膜层;在衬底形成第二牺牲层,第一牺牲层在硬质掩膜层上的厚度为设定值,对轻掺杂漏进行重掺杂,之后对衬底进行退火;去除第二牺牲层,在衬底淀积覆盖伪栅、侧墙和硬质掩膜层的层间介质层,研磨层间介质层使得伪栅裸露;去除伪栅和侧墙后形成金属栅。本发明使得器件性能不会下降,栅极到源极和漏极的重叠电容会大大降低,提高了器件的性能。
  • 减小finfet器件寄生电容方法
  • [发明专利]N型MOSFET-CN202111437054.0在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2021-11-30 - 2022-03-04 - H01L29/78
  • 本发明公开了一种N型MOSFET,包括:形成于半导体衬底表面上的栅极结构;在栅极结构的两侧的形成有嵌入式外延层,嵌入式外延层填充于凹槽中,凹槽形成在半导体衬底中;源区和漏区形成在栅极结构两侧的嵌入式外延层中;嵌入式外延层包括第一缓冲外延层和第二主体外延层;第一缓冲外延层的材料采用SiP,第二主体外延层的材料采用掺杂有Sb的SiP;第一缓冲外延层的磷浓度小于第二主体外延层的磷浓度,以减少磷外扩。本发明能降低器件的源漏接触电阻,从而能提高器件的性能。
  • mosfet
  • [发明专利]N型和P型鳍式晶体管的集成电路结构-CN202111292193.9在审
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2021-11-03 - 2022-03-01 - H01L27/092
  • 本发明公开了一种N型和P型鳍式晶体管的集成电路结构,N型和P型鳍式晶体管分别形成于第一和第二鳍体上,在第一和第二鳍体上分别具有第一和第二扩散区切断结构。第一扩散区切断结构的第一介质层采用应力材料使第一扩散区切断结构具有第一应力。第一扩散区切断结构的第二介质层采用应力材料使第二扩散区切断结构具有和第一应力不同的第二应力,第一应力按照改善第一沟道区的载流子迁移率要求设置,第二应力按照改善第二沟道区的载流子迁移率的要求设置。本发明能消除鳍体的扩散区切断结构的应力对晶体管的性能的不利影响并同时利用鳍体的扩散区切断结构的应力来同时改善N型和P型鳍式晶体管的性能。
  • 型鳍式晶体管集成电路结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top