[发明专利]一种三维环栅半导体场效应晶体管的制备方法有效
| 申请号： | 201611113521.3 | 申请日： | 2016-12-02 |
| 公开（公告）号： | CN106684137B | 公开（公告）日： | 2020-06-19 |
| 发明（设计）人： | 顾长志;郝婷婷;李无瑕;李俊杰 | 申请（专利权）人： | 中国科学院物理研究所 |
| 主分类号： | H01L29/775 | 分类号： | H01L29/775;H01L21/335;H01L21/28;H01L29/423 |
| 代理公司： | 北京智汇东方知识产权代理事务所(普通合伙) 11391 | 代理人： | 范晓斌;康正德 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种三维环栅半导体场效应晶体管的制备方法，属于三维微纳器件技术领域。该方法包括如下步骤：提供一基底，在基底处形成电绝缘层，在电绝缘层形成功能结构层；在电绝缘层处形成一有源区，在有源区处获得自支撑功能结构层；在除自支撑功能结构层以外的其他区域处形成隔离层，并在自支撑功能结构层和隔离层处形成电介质层；在形成有自支撑功能结构层表面处施加金属材料形成三维环栅金属电极；在自支撑功能结构层和/或三维环栅金属电极处刻蚀出电极接触孔；在有源区和/或电绝缘层处形成电极接触块，并在电极接触块与电极接触孔之间形成引线，以将电极接触块和电极接触孔连通。本发明方法耗时少且成品率高，灵活性高，可设计性高。 | ||
| 搜索关键词： | 一种 三维 半导体 场效应 晶体管 制备 方法 | ||
【主权项】：
一种三维环栅半导体场效应晶体管的制备方法，包括如下步骤：提供一基底，在所述基底处形成电绝缘层，并在所述电绝缘层处形成一层或多层功能结构层；按照第一预定图形刻蚀所述功能结构层，以在所述电绝缘层处形成一有源区，并按照第二预定图形刻蚀至少部分所述有源区，以在所述有源区处获得具有第一高度的自支撑功能结构层；在除所述自支撑功能结构层以外的其他区域处生长电绝缘材料，以形成隔离层，并在所述自支撑功能结构层和所述隔离层处形成电介质层；在形成有所述电介质层的所述自支撑功能结构层的表面处施加金属材料，以围绕所述自支撑功能结构层形成三维环栅金属电极，所述三维环栅金属电极具有小于所述第一高度的第二高度；在形成有所述电介质层的所述自支撑功能结构层和/或所述三维环栅金属电极处刻蚀出电极接触孔；在形成有所述电介质层的所述有源区和/或所述电绝缘层处形成电极接触块，并在所述电极接触块与所述电极接触孔之间形成引线，以将所述电极接触块和所述电极接触孔连通，从而制备得到所述三维环栅半导体场效应晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院物理研究所，未经中国科学院物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611113521.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种SOI横向绝缘栅双极晶体管
- 下一篇：高压无结场效应器件及其形成方法
- 同类专利
- 纳米线晶体管元件-202010258051.X
- 冯立伟;蔡世鸿;洪世芳;林昭宏;郑志祥 - 联华电子股份有限公司
- 2015-01-26 - 2023-07-11 - H01L29/775
- 本发明公开一种纳米线晶体管元件。具体是公开一种互补式金属氧化物半导体元件，包含基底，包括第一元件区和第二元件区。多个第一纳米线形成于该基底上并位于该第一元件区中，各该第一纳米线分别包含第一半导体核心以及第二半导体核心，其中该第二半导体核心环绕该第一半导体核心，且该第二半导体核心的一晶格常数不同于该第一半导体核心的一晶格常数。多个第二纳米线，形成于该基底上并位于该第二元件区中，其中各该第二纳米线包含该第一半导体核心。第一栅极，环绕部分的各该第一纳米线。第二栅极，环绕部分的各该第二纳米线。
- 半导体装置及其制造方法-201910354387.3
- 陈奕升;郑兆钦;陈自强;卡罗司·迪亚兹 - 台湾积体电路制造股份有限公司
- 2019-04-29 - 2023-04-11 - H01L29/775
- 本揭露是有关于一种半导体装置，即纳米线场效晶体管装置包含配置为半导体主体的纳米线条带的垂直堆叠。一个或多个顶部纳米线条带凹陷且较堆叠于下方的其余纳米线条带短。内间隔物均匀地形成于凹陷的纳米线条带及其余的纳米线条带附近。源极/漏极结构形成于内间隔物的外部，且栅极结构形成于内间隔物的内部，其中内间隔物围绕纳米线条带。
- 半导体装置-202210845812.0
- 岛田浩行 - 精工爱普生株式会社
- 2022-07-19 - 2023-02-03 - H01L29/775
- 本发明提供半导体装置，充分降低半导体装置的导通电阻。本发明的半导体装置具备由半导体构成的多个柱状部。所述多个柱状部分别具有源极区域、漏极区域、以及包含形成于所述源极区域与所述漏极区域之间的沟道的沟道形成区域。本发明的半导体装置还具备：栅极电极，其隔着绝缘层设置于所述沟道形成区域的侧壁；以及第一半导体层，其设置于所述漏极区域的侧壁。所述第一半导体层的导电类型与形成所述漏极区域的所述半导体的导电类型不同。
- 纳米管晶体管结构和纳米管反相器结构-201810605874.8
- 杨柏宇 - 联华电子股份有限公司
- 2018-06-13 - 2022-12-06 - H01L29/775
- 本发明公开一种纳米管晶体管结构和纳米管反相器结构，该纳米管晶体管结构，包含一基底，一第一纳米管悬挂于基底上，一第一栅极线横跨并环绕第一纳米管，第一栅极线具有一第一末端和一第二末端，一第二栅极线横跨并环绕第一纳米管，第二栅极线具有一第三末端和第四末端以及一层间介电层包覆第一末端、第二末端、第三末端和第四末端，其中第一末端和第一纳米管之间的一第一距离小于第三末端和第一纳米管之间的一第三距离。
- 双侧面量子点器件-201680089570.X
- R.皮拉里塞蒂;J.M.罗伯茨;N.K.托马斯;H.C.乔治;J.S.克拉克 - 英特尔公司
- 2016-09-24 - 2022-11-22 - H01L29/775
- 本文公开的是一种量子点器件以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：具有第一和第二量子阱层的量子阱堆叠，设置在量子阱堆叠上使得第一量子阱层被设置在垒层和第一组栅之间的第一组栅，从第一组栅延伸到量子点器件的第一面的第一组导电通路，设置在量子阱堆叠上使得第二量子阱层被设置在垒层和第二组栅之间的第二组栅，以及从第二组栅延伸到量子点器件的第二面的第二组导电通路，其中第二面与第一面不同。
- 具有共享栅的量子点阵列设备-201680089491.9
- H.C.乔治;R.皮拉里塞蒂;J.M.罗伯茨;N.K.托马斯;J.S.克拉克 - 英特尔公司
- 2016-09-24 - 2022-11-08 - H01L29/775
- 在本文中公开了量子点器件，以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：量子点器件的量子阱堆叠结构，其中量子阱堆叠结构包括绝缘材料以限定多行的量子点形成区域；以及遍布行中的多个行的栅。
- 单电子晶体管(SET)和基于SET的QUBIT检测器设备-201680088879.7
- H.C.乔治;J.S.克拉克 - 英特尔公司
- 2016-09-30 - 2022-09-13 - H01L29/775
- 本文公开的是单电子晶体管(SET)装置以及相关方法和装置。在一些实施例中，一种SET装置可包括：第一和第二源极/漏极(S/D)电极；多个岛，被布置在第一和第二S/D电极之间；和介电材料，被布置在所述岛的相邻岛之间，布置在第一S/D电极和相邻的所述岛中的岛之间，并且布置在第二S/D电极和相邻的所述岛中的岛之间。
- 半导体结构及其形成方法-201810179076.3
- 张海洋;蒋鑫;王士京 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2018-03-05 - 2022-07-22 - H01L29/775
- 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括第一区和位于第一区两侧且与第一区邻接的第二区；在所述第一区基底表面形成悬空的纳米线，在所述第二区基底表面形成支撑结构，所述纳米线的两端与支撑结构相连，所述支撑结构内具有掺杂离子，所述支撑结构与纳米线之间具有第二应力，且所述第二应力大于第一应力，所述第一应力为本征态的支撑结构材料与纳米线之间的应力。所述方法形成的纳米线器件性能较好。
- 垂直纳米线晶体管及其形成方法-201910271828.3
- 姚佳欣;殷华湘 - 中国科学院微电子研究所
- 2019-04-04 - 2022-05-17 - H01L29/775
- 本申请公开了一种垂直纳米线晶体管的形成方法，包括：在衬底上沿垂直方向依次堆叠形成至少一个器件层，在形成每个器件层时，先形成具有通孔的第一隔离层，然后在通孔中形成第一源漏区，在第一源漏区上形成沟道区，以及在沟道区上形成第二源漏区，其中，环绕沟道区形成栅堆叠，环绕第二源漏区形成第二隔离层，如此，通过先隔离再形成沟道的方式，使得通过该方法形成的垂直纳米线晶体管具有优秀的器件隔离能力，降低了垂直纳米线晶体管的寄生效应和漏电程度，提高了垂直纳米线晶体管性能，并且，该方法能在垂直方向大规模集成，有利于减小版图面积，提高垂直纳米线晶体管的集成度。本申请还公开了对应的垂直纳米线晶体管。
- 硅和硅锗纳米线结构-201811307141.2
- K·J·库恩;S·金;R·里奥斯;S·M·赛亚;M·D·贾尔斯;A·卡佩尔拉尼;T·拉克什特;P·常;W·瑞驰梅迪 - 索尼公司
- 2011-11-23 - 2022-04-15 - H01L29/775
- 本申请公开了硅和硅锗纳米线结构。描述了形成微电子结构的方法。这些方法的实施例包括形成纳米线器件，该纳米线器件包括：衬底，衬底包括位于间隔物附近的源极/漏极结构；以及位于间隔物之间的纳米线沟道结构，其中纳米线沟道结构在彼此之上垂直地层叠。
- 带自对准隔离部的纳米线/片器件及制造方法及电子设备-202111521279.4
- 朱慧珑 - 中国科学院微电子研究所
- 2021-12-13 - 2022-03-22 - H01L29/775
- 公开了一种纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。根据实施例，纳米线/片器件可以包括：衬底；与衬底的表面间隔开且沿第一方向延伸的纳米线/片；位于纳米线/片在第一方向上的相对两端且与纳米线/片相接的源/漏层；沿与第一方向相交的第二方向延伸以围绕纳米线/片的栅堆叠；以及设置在栅堆叠的侧壁上的第一侧墙，其中，第一侧墙包括连续延伸的材料层，该连续延伸的材料层具有沿着纳米线/片的表面的第一部分、沿着源/漏层面向栅堆叠的侧壁的第二部分以及沿着栅堆叠面向源/漏层的侧壁的第三部分，第二部分与第三部分之间具有缝隙或界面。
- 具有晶体侧墙的纳米线/片器件及制造方法及电子设备-202111521276.0
- 朱慧珑 - 中国科学院微电子研究所
- 2021-12-13 - 2022-03-22 - H01L29/775
- 公开了一种具有晶体侧墙的纳米线/片器件及其制造方法及包括这种纳米线/片器件的电子设备。根据实施例，纳米线/片器件可以包括：衬底；与衬底的表面间隔开且沿第一方向延伸的纳米线/片；位于纳米线/片在第一方向上的相对两端且与纳米线/片相接的源/漏层；沿与第一方向相交的第二方向延伸以围绕纳米线/片的栅堆叠；以及设置在栅堆叠的侧壁上的侧墙，其中，侧墙在与纳米线/片邻接的至少部分区域中具有与纳米线/片实质上相同的晶体结构。
- 半导体垂直结构和半导体器件的制造方法-201810036773.3
- 张海洋;纪世良 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
- 2018-01-15 - 2022-03-18 - H01L29/775
- 本发明提供一种半导体垂直结构和半导体器件的制造方法，至少在半导体材料层的表面上覆盖一金属催化剂层后，再以所述图案化掩膜为掩膜，在金属催化剂层的催化作用下对所述半导体材料层进行刻蚀，以形成半导体垂直结构，能够较为精确地控制形成的半导体垂直结构的关键尺寸，改善半导体垂直结构的线条粗糙度，进而提高具有该半导体垂直结构的半导体器件的性能，适用于微米级或纳米级的半导体垂直结构的制造。
- 一种半导体器件及其制备方法、电子设备-202111230264.2
- 李俊杰;罗军;王文武;杨涛;李永亮;周娜;高建峰;殷华湘;张静;洪欣 - 中国科学院微电子研究所
- 2021-10-20 - 2022-02-11 - H01L29/775
- 本发明公开一种半导体器件及其制备方法、电子设备，涉及半导件技术领域，用于解决现有内侧墙对源漏间寄生电容的调控作用不明显，导致的源极和漏区之间的寄生电容过大的技术问题。所述半导体器件包括衬底，形成在所述衬底上的源区、漏区以及形成在所述源区和所述漏区之间的多个层叠设置的第一叠层结构；其中，每个所述第一叠层结构包括沟道层以及形成在所述沟道层上的栅极结构，所述沟道层与所述源区和所述漏区相连接，所述栅极结构与所述源区和所述漏区之间均具有内侧墙；所述内侧墙的介电常数小于目标数值。
- 纳米线晶体管及制造方法-202011563895.1
- B·古哈;B·格林;R·赵;A·福斯特;C-H·林;C·蔡;K·菲舍尔 - 英特尔公司
- 2020-12-25 - 2021-12-28 - H01L29/775
- 公开了一种纳米线晶体管及制造方法。一种晶体管结构包括在第二沟道层之上的第一沟道层，其中，第一沟道层和第二沟道层包括单晶硅。外延源极材料耦合到第一沟道层和第二沟道层的第一端。外延漏极材料耦合到第一沟道层和第二沟道层的第二端，栅电极在外延源极材料与外延漏极材料之间，并且在第一沟道层周围且在第二沟道层周围。该晶体管结构还包括在栅电极与第一沟道层和第二沟道层中的每一个之间的第一栅极电介质层，其中，第一栅极电介质层具有第一介电常数。第二栅极电介质层在第一栅极电介质层与栅电极之间，其中，第二栅极电介质层具有第二介电常数。
- 具有减小的寄生效应的纳米线晶体管和用于制作这种晶体管的方法-201680076411.6
- M·巴达洛格鲁;V·麦考森;S·S·宋;J·J·徐;M·M·诺瓦克;C·F·耶普 - 高通股份有限公司
- 2016-10-27 - 2021-07-23 - H01L29/775
- 提供了一种纳米线(130)晶体管，其包括具有用于使替代金属栅极(405)与寄生沟道绝缘的局部隔离区域(120)的阱注入以及在延伸区域中的氧化帽，其抑制寄生的栅极到源极和栅极到漏极电容。用于制作器件的方法包括形成交替的选择性可蚀刻的层(例如，Si和SiGe)的鳍；用蚀刻停止掺杂剂(碳)来掺杂这些层的(源极/漏极)延伸区域；执行针对一种材料的选择性蚀刻；以及选择性氧化对应于牺牲层的延伸区域(215)，由此形成氧化帽(125)。
- 具有局部氧化物的全包围栅极装置架构-201780052347.2
- 理查德·T·舒尔茨 - 超威半导体公司
- 2017-09-19 - 2021-07-23 - H01L29/775
- 描述了用于制造非平面装置同时管理短沟道和热效应的装置和方法。一种半导体装置制造工艺包括形成非平面装置，其中所述装置(610)的主体与硅衬底(105)绝缘，但源极和漏极区域不与所述硅衬底绝缘。所述工艺建立局部绝缘体上硅(SOI)，而不使所述源极和漏极区域周围的区域与所述硅衬底绝缘。蚀刻沟槽，所述沟槽的长度至少是所述装置的沟道长度，同时以源极区域的位置和漏极区域的位置为界。所述沟槽填充相对厚层(110,205,305)以形成所述局部SOI。当栅极的纳米线(610)驻留在填充有层的沟槽的顶部上时，向顶部层中蚀刻第二沟槽，以将栅极金属(1105)沉积在所述第二沟槽中。
- 半导体装置及其制造方法-201710222205.8
- 神兆旭;卑多慧 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-04-07 - 2021-07-06 - H01L29/775
- 本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供衬底结构，衬底结构包括衬底和在衬底上基本垂直的半导体柱；在衬底结构的表面上依次形成第一保护层和第二保护层；对第二保护层进行刻蚀，以使得在衬底之上的第一保护层和在半导体柱的上表面上的第一保护层暴露；去除暴露的第一保护层，以使得衬底的表面和半导体柱的下部暴露；去除剩余的第二保护层；在衬底的表面上形成与半导体柱的下部接触的第一接触材料层。本申请引入了第一保护层和第二保护层，一方面，半导体柱的侧壁上不会形成第一接触材料层，另一方面，第一接触材料层形成在衬底的表面并且与半导体柱的下部接触，从而不会增大源极的串联电阻。
- 高压延伸漏极MOS（EDMOS）纳米线晶体管-202011017940.3
- N·尼迪;R·拉马斯瓦迈;W·M·哈费茨;H-Y·张;张婷;B·法拉哈扎德;T·特里韦迪;金晸東 - 英特尔公司
- 2020-09-24 - 2021-06-18 - H01L29/775
- 本申请题为“高压延伸漏极MOS（EDMOS）纳米线晶体管”。本文中所公开的实施例包括半导体装置和形成这样的装置的方法。在实施例中，半导体装置包括衬底、衬底上方的源极区、衬底上方的漏极区以及从源极区延伸到漏极区的半导体本体。在实施例中，半导体本体具有：具有第一传导率类型的第一区；和具有第二传导率类型的第二区。在实施例中，半导体装置还包括半导体本体的第一区上方的栅极结构，其中，栅极结构更靠近源极区而不是漏极区。
- 高电压场效应晶体管-201710000739.6
- H·W·田;R·周;B·舒-金;G·杜威;J·卡瓦列罗斯;M·V·梅茨;N·慕克吉;R·皮拉里塞泰;M·拉多萨夫列维奇 - 英特尔公司
- 2011-12-19 - 2021-05-25 - H01L29/775
- 本发明描述了适合于高电压和高频率操作的晶体管，特别是高电压场效应晶体管。在衬底上垂直地或水平地设置纳米线。所述纳米线的纵向长度被限定到第一半导体材料的沟道区中，源极区与所述沟道区的第一端电耦合，漏极区与所述沟道区的第二端电耦合，并且非本征漏极区设置于所述沟道区与漏极区之间。所述非本征漏极区的带隙比所述第一半导体的带隙宽。包括栅极导体和栅极绝缘体的栅极堆叠体同轴地完全环绕所述沟道区，漏极和源极接触部类似地也同轴地完全环绕所述漏极和源极区。
- 三维空间束缚单杂质原子晶体管及其制备方法-201811417296.1
- 窦亚梅;韩伟华;张晓迪;赵晓松;郭仰岩;吴歆宇;杨富华 - 中国科学院半导体研究所
- 2018-11-26 - 2021-01-15 - H01L29/775
- 一种三维空间束缚单杂质原子晶体管，基于SOI基片制备而成，所述三维空间束缚单杂质原子晶体管，包括：硅衬底；氧化物绝缘层，制作在所述硅衬底上；双V型凹槽纳米结构，制作在所述氧化物绝缘层上，双V型凹槽位于双V型凹槽纳米结构的两端之间；源区硅电导台面，位于所述氧化物绝缘层上，与所述双V型凹槽纳米结构的一端相连；漏区硅电导台面，位于所述氧化物绝缘层上，与所述双V型凹槽纳米结构的另一端相连；氧化物薄层，包裹在源区硅电导台面、漏区硅电导台面和双V型凹槽纳米结构的表面；栅极导电条，形成于氧化物绝缘层上，将双V型凹槽纳米结构的形成有双V型凹槽的部分覆盖，延伸方向垂直于所述双V型凹槽纳米结构的延伸方向；以及电极。
- 具有纳米线结构的半导体结构与制造方法-201510063099.4
- 刘恩铨;童宇诚;杨智伟 - 联华电子股份有限公司
- 2015-02-06 - 2020-11-17 - H01L29/775
- 本发明公开一种具有纳米线结构的半导体结构与制造方法，包含一基底，基底上包含有至少一第一纳米线结构，该第一纳米线结构包含有一栅极区域以及至少一源/漏极区域，其中该第一纳米线结构的该栅极区域的直径与该源/漏极区域的直径不同。
- 垂直堆叠的环栅纳米线晶体管及其制备方法-201710927695.1
- 朱正勇;朱慧珑 - 中国科学院微电子研究所
- 2017-09-30 - 2020-11-10 - H01L29/775
- 本发明提供了一种垂直堆叠的环栅纳米线晶体管及其制备方法。该方法中先提供表面设置有沟道层和牺牲层的衬底，牺牲层与沟道层沿远离衬底的方向交替层叠设置，最外层的牺牲层上形成掩膜层，然后从各牺牲层的裸露表面开始向内进行刻蚀，使牺牲层的具有裸露表面的两端相对于沟道层向内凹入形成凹口，并在凹口中填充介电材料，从而能够使各牺牲层能够具有基本相同的长度，进而通过去除上述牺牲层以形成第二沟槽，并在第二沟槽中形成栅氧层和栅极，使最终形成的垂直堆叠的环栅纳米线晶体管能够具有相同的栅长，有效地避免了栅长差异对器件性能参数的影响，提高了垂直堆叠的环栅纳米线晶体管的应用竞争力。
- 一种基于桥接生长的纳米线器件及其制备方法-201710532974.8
- 黄辉;渠波;赵丹娜;吕瑞 - 黄辉;渠波;赵丹娜
- 2017-07-03 - 2020-10-30 - H01L29/775
- 本发明涉及一种基于桥接生长的纳米线器件的制备方法包括以下步骤：在具有导电层的衬底上制备凹槽结构，并在凹槽侧壁生长纳米线，使纳米线桥接凹槽两侧的导电层，同时该生长过程也会在凹槽内产生沉积物；通过在凹槽结构内设置牺牲层或牺牲条，或，通过在凹槽结构的背部开设凹槽，以使凹槽结构两侧的沉积物相互隔绝，以消除纳米线生长过程中带来的沉积物问题，从而使得凹槽结构两侧的电互联仅取决于桥接纳米线。其有益效果是：本发明解决了桥接纳米线生长过程中凹槽内的沉积物问题，从而确保了凹槽两侧的电互联仅由桥接纳米线决定，消除了导电沉积物对纳米线器件的影响，提高了桥接纳米线器件的性能。
- 具有锗纳米线沟道结构的栅极环绕式集成电路结构-202010128920.7
- C.邦伯格;A.墨菲;S.高斯;Z.盖格 - 英特尔公司
- 2020-02-28 - 2020-10-09 - H01L29/775
- 描述了具有锗纳米线沟道结构的栅极环绕式集成电路结构，以及制备具有锗纳米线沟道结构的栅极环绕式集成电路结构的方法。例如，一种集成电路结构包括鳍上方的水平纳米线竖直布置，所述纳米线中的每个纳米线包括锗，并且所述鳍包括在第一半导体层上的缺陷修改层、在所述缺陷修改层上的第二半导体层、和在所述第二半导体层上的第三半导体层。栅极堆叠围绕所述水平纳米线竖直布置。第一外延源极或漏极结构在所述水平纳米线竖直布置的第一端；并且第二外延源极或漏极结构在所述水平纳米线竖直布置的第二端。
- 一种纳米线无结晶体管及其制备方法-201610957456.6
- 梁博;李骏;王威 - 武汉华星光电技术有限公司
- 2016-11-03 - 2020-10-02 - H01L29/775
- 本发明公开了一种纳米线无结晶体管及其制备方法，该晶体管内设置的多条纳米沟道线的各两端分别连接源区、漏区，且与源区、漏区属于同种类型掺杂的半导体材料，不仅增加了晶体管的开态电流，而且提高了晶体管的均一性，同时将该多条纳米沟道线以堆叠方式设置于有源层上，提高了晶体管的集成度。
- 杂质原子阵列晶体管及其制备方法-201910370984.5
- 郭仰岩;韩伟华;窦亚梅;赵晓松;杨富华 - 中国科学院半导体研究所
- 2019-05-06 - 2020-10-02 - H01L29/775
- 一种杂质原子阵列晶体管，所述杂质原子阵列晶体管包括，SOI基片，包括硅衬底、氧化物绝缘层以及顶层硅，由所述顶层硅形成源区硅电导台面、漏区硅电导台面和V槽型多晶硅纳米晶阵列硅纳米线，其中：所述V槽型多晶硅纳米晶阵列硅纳米线连接所述源区硅电导台面和漏区硅电导台面，所述V槽型多晶硅纳米晶阵列硅纳米线具有阵列的多个V型凹槽，每个所述V型凹槽内形成单个杂质原子掺杂的多晶硅纳米晶。所述杂质原子阵列晶体管达到杂质原子数量和位置可控且室温下可以观察到量子效应的效果。
- 一种柔性纳米纤维氧化锌锡的场效应晶体管-201921399635.8
- 赵天石;赵春;赵策洲;杨莉;于水长 - 西交利物浦大学
- 2019-08-27 - 2020-08-11 - H01L29/775
- 本实用新型公开了一种柔性纳米纤维氧化锌锡的场效应晶体管，包括上至下设置的顶部源电极层、顶部漏电极层，纳米纤维结构的载流子沟道层、介电层、底栅电极层和基底；所述纳米纤维结构的载流子沟道层为直径100~300 nm的氧化锌锡细丝簇。本案采用溶胶法制备纳米纤维（NF）细丝，操作简单方便，易控制分布与方向，成本低，有较高的均一性，可大规模工业应用；具有环保、高迁移率等优点；可应用于柔性可穿戴电路领域；整个器件呈透明色，具有较好的光学领域应用潜力。
- 多通道环栅晶体管-201910027365.6
- 刘强;俞文杰;任青华;陈治西;刘晨鹤;赵兰天;陈玲丽;王曦 - 中国科学院上海微系统与信息技术研究所
- 2019-01-11 - 2020-07-21 - H01L29/775
- 本发明提供一种多通道环栅晶体管，包括：半导体衬底；绝缘层，其具有未贯穿所述绝缘层的凹槽；半导体纳米线结构，悬空并横跨于凹槽上，包括位于凹槽两侧的半导体凸台以及连接于凸台上的多根半导体纳米线；栅介质层及栅电极层，包围于半导体纳米线；源区及漏区，形成于半导体纳米线的端部以及半导体凸台，凸台之间的多根半导体纳米线共同形成多通道的沟道区；以及源电极及漏电极。本发明的多通道环栅晶体管下方的凹槽宽度小于半导体纳米线的宽度，可有效避免底层栅与源漏之间不必要的交叠区，降低沟道中的载流子的散射，降低源漏寄生电容，提高器件高频特性。本发明的环栅晶体管具有多个通道，可大大提高晶体管的驱动功率，提高器件的集成度。
- 用于纳米线半导体器件的内间隔-201810175021.5
- K·沃斯汀;H·梅尔腾斯;L·维特斯;A·西卡维;堀口直人 - IMEC非营利协会
- 2018-03-02 - 2020-06-23 - H01L29/775
- 一种在纳米线之间形成内间隔的方法(100)：提供(110)鳍片，所述鳍片包含交替的牺牲材料(4)的层与纳米线材料(3)的层的堆叠；选择性地除去(130)部分牺牲材料(4)，从而形成凹陷(5)；将电介质材料(10)沉积(140)到凹陷(5)中，形成在凹陷(5)中的电介质材料和在凹陷(5)外的多余的电介质材料，其中在各凹陷(5)中的电介质材料中保持缝隙(11)；使用第一蚀刻剂除去(150)多余的电介质材料；使用第二蚀刻剂扩大(160)缝隙(11)，形成间隙(12)，使得余下的电介质材料仍然覆盖牺牲材料并部分覆盖纳米线材料，使得外端可接近；在外端上生长(170)电极材料，使得从相邻外端生长的电极材料合并，从而覆盖间隙(12)。
- 专利分类
