“冯立伟”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果225个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN202110499195.9有效
发明人：张钦福;冯立伟;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-05-08 - 公布日： 2023-09-26 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种半导体器件及其形成方法，半导体器件包括衬底、多个闸极结构、多个隔离鳍片以及至少一位线。栅极结构设置在衬底上，每个栅极结构彼此平行并且沿着第一方向延伸；隔离鳍片设置在衬底上，每个隔离鳍片彼此平行并且分别在每个栅极结构上沿着第一方向延伸。至少一位线设置在衬底上，沿着垂直于第一方向的第二方向延伸，其中，至少一位线包括沿着垂直于衬底的方向延伸的多个引脚，并且每个引脚与每个隔离鳍片在第二方向交替排列。
半导体器件及其形成方法

[发明专利]形成半导体存储器件的方法-CN202110500294.4有效
发明人：张钦福;冯立伟;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-05-08 - 公布日： 2023-09-22 - 主分类号： H10B12/00 文献下载
摘要：一种半导体存储器件的形成方法，包括以下步骤。首先，提供衬底，并且在所述衬底中形成多个栅极结构，每个所述栅极结构彼此平行并且沿着第一方向延伸。接下来，在所述衬底上形成多个隔离鳍片，其中每个所述隔离鳍片彼此平行并且分别在每个所述栅极结构上沿着所述第一方向延伸。在形成所述隔离鳍片之后，在所述衬底上形成沿着垂直于所述第一方向的第二方向延伸的至少一位线，其中所述至少一位线包括沿着垂直于所述衬底的方向延伸的多个引脚，并且每个所述引脚与每个所述隔离鳍片在所述第二方向交替排列。
形成半导体存储器件方法

[发明专利]一种太阳能大型平板集热器制造方法及设备-CN201810133076.X有效
发明人：成营营;祝世春;冯立伟;代国伟;高焕刚 -专利权人：天普新能源科技有限公司
申请日： 2018-02-09 - 公布日： 2023-09-15 - 主分类号： B23P23/06 文献下载
摘要：本发明属于太阳能利用技术领域，尤其涉及一种太阳能大型平板集热器制造方法及设备，制造方法包括主体焊接、背板压合、保温层安装、吸热体安装、罩玻璃安装、密封打胶、边框固定等步骤，经整套制造设备：七轴机器人焊接系统、并线系统、背板压合系统、保温层安装系统、板芯安装、竖梃焊接系统、罩玻璃移栽安装系统、自动打胶系统、自动打钉系统生产而成。本发明大量采用机器人进行操作，省去人工操作，提高自动化程度，有效降低生产成本，提高产品质量，生产线结构紧凑，缩短了生产线的长度，缩小的占地面积，生产效率高。
一种太阳能大型平板集热器制造方法设备

[发明专利]时钟分频电路-CN202310720224.9在审
发明人：房铭;王梦梦;冯立伟;韦金城 -专利权人：河南矽思微电子有限公司
申请日： 2023-06-19 - 公布日： 2023-09-05 - 主分类号： H03K23/66 文献下载
摘要：本发明公开一种时钟分频电路，属于时钟分频技术，包括使能模块，基于第一输入时钟信号和第五信号得到开关信号；分频比配置字调节模块，用第二时钟信号采样输入分频比配置字得到第一分频比配置字，用第二时钟信号采样第一分频比配置字得到第二分频比配置字；动态分频器模块，在输出信号分频比配置字控制下对第二输入时钟信号进行分频或不分频，输出第一输出时钟信号；第一输出时钟信号经反相得到第二输出时钟信号，第二输出时钟信号经反相得到第三时钟信号，第三时钟信号经反相得到第二时钟信号，将第二输出时钟信号和第十三信号进行或非运算后得到最终输出时钟信号。本发明能够实现输出时钟信号动态分频，输出时钟信号不会产生毛刺。
时钟分频电路

[发明专利]一种接触垫结构及其制造方法-CN202310473062.3在审
发明人：张钦福;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-04-27 - 公布日： 2023-09-05 - 主分类号： H01L23/522 文献下载
摘要：本发明实施例公开了一种接触垫结构及其制造方法。接触垫结构包括：衬底；多个第一接触垫，设置在衬底的第一区上；第一介电层，设置在衬底上且覆盖多个第一接触垫，第一介电层在相邻两个第一接触垫之间形成凹陷；蚀刻停止层，设置在第一介电层上并填充部分所述凹陷，蚀刻停止层在各凹陷中设有第一空隙；第二介电层，设置在蚀刻停止层上，第二介电层填充凹陷，并在凹陷中设有第二空隙。如此，可使相邻的接触垫之间的寄生电容变小，进而改善彼此间的干扰问题。
一种接触结构及其制造方法

[实用新型]存储器装置-CN202320370413.3有效
发明人：张钦福;冯立伟;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-03-02 - 公布日： 2023-09-05 - 主分类号： H10B12/00 文献下载
摘要：本实用新型公开了一种存储器装置。存储器装置包括半导体衬底、多条位线结构、多个隔离结构、存储节点接触结构与多个第一空隙。位线结构、隔离结构与存储节点接触结构设置在半导体衬底上。各位线结构沿第一方向延伸，且多条位线结构沿第二方向排列设置。多个隔离结构位于相邻的多条位线结构之间，存储节点接触结构位于多条位线结构中相邻的两条之间，且存储节点接触结构在第一方向上位于多个隔离结构中相邻的两个之间。存储节点接触结构包括四个角落部分，多个第一空隙设置在存储节点接触结构中，且多个第一空隙分别位于四个角落部分中的至少两个中。如此，可改善存储器装置的操作表现和/或提高制造方法的生产能力。
存储器装置

[实用新型]一种接触垫结构-CN202320999110.8有效
发明人：张钦福;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-04-27 - 公布日： 2023-09-05 - 主分类号： H01L23/522 文献下载
摘要：本实用新型实施例公开了一种接触垫结构。接触垫结构包括：衬底；多个第一接触垫，设置在衬底的第一区上；第一介电层，设置在衬底上且覆盖多个第一接触垫，第一介电层在相邻两个第一接触垫之间形成凹陷；蚀刻停止层，设置在第一介电层上并填充部分所述凹陷，蚀刻停止层在各凹陷中设有第一空隙；第二介电层，设置在蚀刻停止层上，第二介电层填充凹陷，并在凹陷中设有第二空隙。如此，可使相邻的接触垫之间的寄生电容变小，进而改善彼此间的干扰问题。
一种接触结构

[发明专利]半导体器件及制作方法-CN202310693939.X在审
发明人： 冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-06-13 - 公布日： 2023-08-29 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了半导体器件及制作方法，包括：衬底，包括存储区与周边区；多个存储节点焊盘，设置在所述衬底上并位在所述存储区内；设置在所述存储节点焊盘上的电容结构，包括多个分别与所述存储节点焊盘接触的底电极；以及设置在所述存储节点焊盘上的支撑结构，所述支撑结构设置于所述底电极之间并物理性接触所述底电极，所述支撑结构包括由下而上依序设置的第一支撑层以及第二支撑层，所述第二支撑层具有第一厚度及第二厚度，其中，所述第二厚度大于所述第一厚度，具有所述第一厚度的第二支撑层位在所述存储区，且具有所述第二厚度的第二支撑层位在所述存储区与所述周边区之间，本公开实施例可以提高半导体器件的效能及可靠度。
半导体器件制作方法

[发明专利]多相位串行数据采样时钟信号的产生电路-CN202310720226.8在审
发明人：李皓龙;郭浩阳;王克;朱泉宇;冯立伟 -专利权人：河南矽思微电子有限公司
申请日： 2023-06-19 - 公布日： 2023-08-29 - 主分类号： H03K23/58 文献下载
摘要：本发明公开一种多相位串行数据采样时钟信号的产生电路，属于分频电路技术领域，包括四相时钟信号产生电路，用于产生第一相时钟信号、第二相时钟信号、第三相时钟信号和第四相时钟信号；第一四选一选择器，输入端分别输入第一相时钟信号、第二相时钟信号、第三相时钟信号和第四相时钟信号，控制端分别输入第一位控制信号和第二位控制信号，输出端输出第一时钟信号；二选一选择器；第一采样电路；第二采样电路；第三采样电路；第四采样电路；第五采样电路；第六采样电路；第二四选一选择器；第一四分频电路；第二四分频电路。本发明结构简单，所使用的信号较少，逻辑电路实现更方便，而且功率消耗较低，版图所需面积较小，能够降低成本。
多相串行数据采样时钟信号产生电路

[发明专利]半导体装置以及其制造方法-CN202310597432.4在审
发明人：赖惠先;冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-05-25 - 公布日： 2023-08-08 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种半导体装置以及其制造方法。半导体装置包括半导体衬底、第一堆叠结构以及接触结构。半导体衬底具有单元区以及周围区，且半导体衬底包括至少一被绝缘结构所隔离的鳍状结构。第一堆叠结构设置在半导体衬底中，且第一堆叠结构跨过鳍状结构沿水平方向延伸且设置在单元区与周围区中。第一堆叠结构包括导电层、盖层以及介电盖层。导电层包括第一部分以及第二部分，第一部分位于单元区中，且第二部分位于周围区中。盖层设置在导电层上，介电盖层设置在盖层与导电层上，且介电盖层接触导电层的第二部分的上表面。接触结构直接接触导电层且与第一堆叠结构电连接。如此，可改善接触结构与第一堆叠结构之间的电连接状况。
半导体装置及其制造方法

[发明专利]一种立柱、增压系统及液压支架-CN202310522739.8在审
发明人：吴桂声;李伟学;冯立伟 -专利权人：三一重型装备有限公司;三一智能装备有限公司
申请日： 2023-05-10 - 公布日： 2023-07-25 - 主分类号： E21D15/44 文献下载
摘要：本发明涉及矿山开采装备技术领域，尤其涉及一种立柱、增压系统及液压支架，立柱用于为液压支架提供初撑力，立柱包括：缸体，包括第一内腔；柱体，置于第一内腔中使第一内腔形成第一腔体和第二腔体，柱体包括第二内腔；杆体，置于第二内腔中使第二内腔形成第三腔体和第四腔体，第四腔体分别与第一腔体和第二腔体连通；柱体用于在第一腔体和/或第三腔体被通入增压液体时，向远离缸体的方向运动以提供初撑力。根据本发明的立柱，由于第一腔体和第二腔体分别与第四腔体连通，因此可使柱体外壁和柱体内壁受力平衡，从而减少因受力不均而导致柱体损坏的可能性，相应的减少立柱损坏的可能性，达到使立柱耐久性提高的有益效果。
一种立柱增压系统液压支架

[发明专利]半导体存储装置及半导体装置的形成方法-CN202110891793.0有效
发明人： 冯立伟 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-08-04 - 公布日： 2023-07-18 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种半导体存储装置及半导体装置的形成方法，半导体存储装置包含衬底以及第一图案。第一图案设置在衬底之上且沿着第一方向延伸，第一图案包含延伸部和两端点，两端点分别包含第一末端图形和第二末端图形，其中延伸部具有第一宽度，第一末端图形包含外侧加宽部和内侧加宽部，外侧加宽部的最大宽度与内侧加宽部的最大宽度彼此不同，且均大于第一图案的延伸部的所述第一宽度。
半导体存储装置形成方法

[发明专利]具有电容连接垫的半导体结构与电容连接垫的制作方法-CN202010673242.2有效
发明人： 冯立伟;邹世芳;何建廷;王嫈乔;陈昱磬;庄慧伶;游奎轩 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-02-24 - 公布日： 2023-07-18 - 主分类号： H10B12/00 文献下载
摘要：本发明公开一种具有电容连接垫的半导体结构与电容连接垫的制作方法，具有电容连接垫的半导体结构包含一基底，一电容接触插塞设置于基底上，一电容连接垫接触并连结电容接触插塞，一位线设置于基底上以及一介电层围绕电容连接垫，介电层具有一底面低于位线的一顶面。
具有电容连接半导体结构制作方法

[发明专利]存储器装置以及其制造方法-CN202310192984.7在审
发明人：张钦福;冯立伟;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2023-03-02 - 公布日： 2023-07-14 - 主分类号： H10B12/00 文献下载
摘要：本发明公开了一种存储器装置以及其制造方法。存储器装置包括半导体衬底、多条位线结构、多个隔离结构、存储节点接触结构与多个第一空隙。位线结构、隔离结构与存储节点接触结构设置在半导体衬底上。各位线结构沿第一方向延伸，且多条位线结构沿第二方向排列设置。多个隔离结构位于相邻的多条位线结构之间，存储节点接触结构位于多条位线结构中相邻的两条之间，且存储节点接触结构在第一方向上位于多个隔离结构中相邻的两个之间。存储节点接触结构包括四个角落部分，多个第一空隙设置在存储节点接触结构中，且多个第一空隙分别位于四个角落部分中的至少两个中。如此，可改善存储器装置的操作表现和/或提高制造方法的生产能力。
存储器装置及其制造方法

[发明专利]纳米线晶体管元件-CN202010258051.X有效
发明人： 冯立伟;蔡世鸿;洪世芳;林昭宏;郑志祥 -专利权人：联华电子股份有限公司
申请日： 2015-01-26 - 公布日： 2023-07-11 - 主分类号： H01L29/775 文献下载
摘要：本发明公开一种纳米线晶体管元件。具体是公开一种互补式金属氧化物半导体元件，包含基底，包括第一元件区和第二元件区。多个第一纳米线形成于该基底上并位于该第一元件区中，各该第一纳米线分别包含第一半导体核心以及第二半导体核心，其中该第二半导体核心环绕该第一半导体核心，且该第二半导体核心的一晶格常数不同于该第一半导体核心的一晶格常数。多个第二纳米线，形成于该基底上并位于该第二元件区中，其中各该第二纳米线包含该第一半导体核心。第一栅极，环绕部分的各该第一纳米线。第二栅极，环绕部分的各该第二纳米线。
纳米晶体管元件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
下一页»
尾页
共 225 条